[发明专利]一种时钟产生电路

说明书

技术领域

本方法属于电路领域，特别涉及一种时钟产生电路。

背景技术

随着科技的进步，电子产品对内部时钟个数的要求越来越多，对时钟分配方案的要求也越来越复杂。时钟产生电路是集成电路特别是片上系统(SoC)的关键组成部分，时钟产生电路设计的好坏直接影响着系统稳定性和产品质量。

目前常见的时钟产生电路结构如图1所示，由若干个分频时钟和选择器组成，选择器的输入端为原始时钟信号、以及原始时钟信号的各个分频时钟信号，选择器的选择信号为分频比信号，输出为所要求的特定频率的输出时钟。

如图1所示的时钟产生电路，其缺点在于：原始时钟信号产生的不同的分频时钟信号经过不同的时钟分频电路，一方面，由于不同时钟分频电路路径的延时不同，导致系统在切换时钟时输出的时钟产生信号边沿抖动，不利于系统稳定工作；另一方面，时钟分频电路的路径很长，导致芯片设计的难度增加。

发明内容

针对现有技术的不足，本发明提出一种时钟产生电路。

一种时钟产生电路，其特征在于：包括开关信号产生电路和时钟再生电路，所述开关信号产生电路根据输入的原始时钟信号和分频比信号产生时钟开关信号，并将时钟开关信号输出到时钟再生电路；所述时钟再生电路，根据输入的原始时钟信号和时钟开关信号产生输出时钟。

其中，所述时钟产生电路的开关信号产生电路，其特征在于：包含周期时钟开关信号产生电路、1∶1分频判断器和时钟开关选择电路，所述周期时钟开关信号产生电路根据输入的原始时钟信号和分频比信号产生周期时钟开关信号，并将周期时钟开关信号输出至时钟开关选择电路；所述1∶1分频判断器判断输入的分频比信号，并将输出的1∶1分频比有效信号输出至时钟开关选择电路；当分频比信号是1∶1分频时，1∶1分频判断器输出的1∶1分频比有效信号为有效，当分频比信号不是1∶1分频时，1∶1分频判断器输出的1∶1分频比有效信号为无效；所述时钟开关选择电路当1∶1分频有效信号为有效时，输出恒为1的时钟开关信号，当1∶1分频有效信号为无效时，输出周期时钟开关信号。

所述时钟产生电路的开关信号产生电路，其特征在于：可产生分频比为1∶n的时钟开关信号(n为大于等于1的整数)；当分频比信号要求产生分频比为1∶1的时钟时，可产生恒定有效的时钟开关信号；当分频比信号要求产生1∶n(n为大于1的整数)的时钟时，可产生周期长度为n个原始时钟长度的周期时钟开关信号。

其中，所述开关信号产生电路，其特征在于：所述时钟开关信号在一个周期内有一个长度为原始时钟周期长度的有效电平；

其中，所述开关信号产生电路，其特征在于：通过判断分频比是否为1∶1来选择恒定的时钟开关信号或周期的时钟开关信号；

所述时钟产生电路的开关信号产生电路中的周期时钟开关信号产生电路，其特征在于：包含计数器和比较器，所述计数器输入端连接原始时钟信号，在不复位的条件下每收到一个时钟就增加一个计数；所述计数器输出计数信号作为比较器的输入；所述比较器的另一路输入为分频比信号，比较器对计数信号和分频比信号进行比较，当计数信号与分频比信号相同时令周期时钟开关信号有效，当计数信号与分频比信号不同时，令周期时钟开关信号无效；周期时钟开关信号反馈至所述计数器的复位端，当周期时钟开关信号为有效时对计数器进行复位。

所述周期时钟开关信号产生电路，其特征在于：通过计数器与输入的分频比信号相比较，产生n分频的周期信号(n为大于1的整数)。

其中，所述周期时钟开关信号产生电路的比较器，可以是减法器和或非门；也可以是异或和或非门。

所述时钟产生电路的时钟再生电路，其特征为：包含时序调整电路和门控电路，所述时序调整电路根据输入的原始时钟信号的相位调整周期时钟开关信号的相位，获得调整后的时钟开关信号并输出至门控电路，所述门控电路将调整后的时钟开关信号与原始时钟信号进行逻辑运算，最后得到输出时钟。

其中，所述调整后的时钟开关信号的特征为：信号跳变沿发生在原始时钟信号为低电平时；

其中，所述门控电路可以为或门、与门或组合逻辑电路；

其中，所述时钟再生电路，其特征在于：根据输入的周期时钟开关信号的有效与否对输入的原始时钟脉冲进行通过或不通过处理，得到最终输出时钟；

其中，所述时钟再生电路，其特征在于：通过时序调整电路产生在时钟电平作为门控电路的门控信号，低电平有效；当门控信号有效时，使输入时钟脉冲通过并输出在时钟输出端口上；当门控信号无效时，关闭时钟脉冲，使时钟输出端口保持固定低电平。