[发明专利]一种基于FPGA的电子提花机控制系统无效
| 申请号： | 200910102123.5 | 申请日： | 2009-08-13 |
| 公开（公告）号： | CN101634071A | 公开（公告）日： | 2010-01-27 |
| 发明（设计）人： | 袁嫣红;张露露;张建义 | 申请（专利权）人： | 浙江理工大学 |
| 主分类号： | D03C3/20 | 分类号： | D03C3/20;D03C3/24;G05B19/05 |
| 代理公司： | 杭州求是专利事务所有限公司 | 代理人： | 林怀禹 |
| 地址： | 310018浙江省杭州市江*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 基于 fpga 电子 提花 控制系统 | ||
1.一种基于FPGA的电子提花机控制系统，其特征在于：包括FPGA芯片(1)、SDRAM存储芯片(2)、串行配置存储器EPCS16(3)、选纬信号(4)、编码器信号(5)、花型输出模块(6)和SD存储卡(7)；FPGA芯片(1)中的SDRAM控制器通过地址、数据和控制信号联接到SDRAM存储芯片(2)，FPGA芯片(1)的对应的引脚与串行配置存储器EPCS16(3)联接，选纬信号(4)和编码器信号(5)均直接通过通用I/O引脚与FPGA芯片(1)相联接，花型输出模块(6)和SD存储卡(7)分别通过另外I/O引脚与FPGA芯片(1)相联接。
2.根据权利要求1所述的一种基于FPGA的电子提花机控制系统，其特征在于：所述的FPGA芯片包括：NiosII/f处理器(8)、JTAG控制器(9)、系统ID(10)、Avalon总线模块(11)、PIO外设(12)、IO口控制模块(13)、EPCS控制器(14)、SPI模式控制器(15)和SDRAM控制器(16)；Nios II/f内核(8)通过指令总线和数据总线与Avalon总线模块(11)联接；JTAG控制器(9)是集成在Nios II/f内核(8)中的一个JTAG调试模块，JTAG控制器(9)通过JTAG接口联接到JTAG器件；系统ID(10)通过Avalon总线模块(11)与Nios II/f内核(8)相联接；PIO外设(12)、IO口控制模块(13)、EPCS控制器(14)、SPI模式控制器(15)和SDRAM控制器(16)分别通过定义的Avalon接口联接到Avalon总线模块(11)上，进而与Nios II/f内核(8)信息交互；SDRAM控制器(16)通过地址、数据和控制信号联接到SDRAM存储芯片(2)；SPI模式控制器(15)通过4脚串行接口与SD存储卡(7)联接；EPCS控制器(14)直接通过电路板上的引脚直接联接到串行配置存储器EPCS16(3)；IO口控制模块(13)通过花型输出四路信号与花型输出模块(6)联接；PIO外设(12)通过通用I/O口与选纬信号(4)和编码器信号(5)联接。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于浙江理工大学，未经浙江理工大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200910102123.5/1.html，转载请声明来源钻瓜专利网。
