[发明专利]SATD快速实现的硬件架构

权利要求书

1、SATD的快速硬件实现方法，其特征在于4*4块Hadamard变换矩阵的并行处理硬件架构的设计。

2、根据权利要求1所述的4*4块Hadamard变换矩阵的并行处理硬件架构实现方法，其特征在于以下几个步骤，

步骤B1：为了设计Hadamard变换硬件并行计算架构，首先将Hadamard变换公式展开得到16个计算矩阵元素的等式。

步骤B2：步骤B1中16个计算矩阵元素的等式总共需要240个加、减法操作。观察上述等式，很多操作可以复用，设置16个中间变量t₁₁～t₄₄，步骤B1中的16个矩阵元素的等式可以采用中间变量表示，该方法提供了中间结果的复用。采用步骤B2方法计算Hadamard变换矩阵元素总共需要80个加、减法操作。

步骤B3：采用4-2压缩器设计Hadamard变换矩阵的硬件并行处理架构。步骤B2中计算每个中间值t_ij每位需要一个4-2压缩器实现，中间变量每位总共需要16个4-2压缩器；从中间变量计算Hadamard变换结果矩阵元素时，每个元素每位需要2个4-2压缩器加法器，4*4Hadamard变换矩阵每位需要32个4-2压缩器；高位采用符号扩展，最多需要13位操作，总共需要624个4-2压缩器。

3、根据权利要求2中步骤B3所述的采用4-2压缩器设计Hadamard变换矩阵的硬件并行处理架构，针对不同的Hadamard变换矩阵元素，其特征在于以下步骤，

步骤C1：对残差值先进行四种形式的变换，得到进行特殊wallace阵列的四组并行输入数据。它们为{a11，a12，a13，a14；a21，a22，a23，a24；a31，a32，a33，a44；a41，a42，a43，a44}{a11，a12，～a13，～a14；a21，a22，～a23，～a24；a31，a32，～a33，～a44；a41，a42，～a43，～a44}{a11，～a12，～a13，a14；a21，～a22，～a23，a24；a31，a32，～a33，～a44；a41，～a42，～a43，a44}{a11，～a12，a13，～a14；a21，～a22，a23，～a24；a31，～a32，a33，～a44；a41，～a42，a43，～a44}

步骤C2：将输入的四组数据首先进行并行的4-2压缩加法。

对于第一组输入得到的值为

                          t₁₁＝a₁₁+a₁₂+a₁₃+a₁₄；    t₂₁＝a₂₁+a₂₂+a₂₃+a₂₄；

                          t₃₁＝a₃₁+a₃₂+a₃₃+a₃₄；    t₄₁＝a₄₁+a₄₂+a₄₃+a₄₄；

对于第二组输入，得到的值为：

                          t₁₂＝a₁₁+a₁₂-a₁₃-a₁₄；    t₂₂＝a₂₁+a₂₂-a₂₃-a₂₄；

                          t₃₂＝a₃₁+a₃₂-a₃₃-a₃₄；    t₄₂＝a₄₁+a₄₂-a₄₃-a₄₄；

对于第三组输入得到的值为

                        t₁₃＝a₁₁-a₁₂-a₁₃+a₁₄；    t₂₃＝a₂₁-a₂₂-a₂₃+a₂₄；

                        t₃₃＝t₃₁-a₃₂-a₃₃+a₃₄；    t₄₃＝a₄₁-a₄₂-a₄₃+a₄₄；

对于第四组输入，得到的值为：

                        t₁₄＝a₁₁-a₁₂+a₁₃-a₁₄；    t₂₄＝a₂₁-a₂₂+a₂₃-a₂₄；

                        t₃₄＝a₃₁-a₃₂+a₃₃-a₃₄；    t₄₄＝a₄₁-a₄₂+a₄₃-a₄₄；

并把这四组得到的值以交叉的组合形式作为第二级流水的输入；

步骤C3：将输入到第二级流水的数据做四组并行的4-2压缩加法。

第一组得到的值为t11+t12；t11-t12；t13+t14；t13-t14；

第二组得到的值为t21+t22；t21-t22；t23+t24 t23-t24；

第三组得到的值为t31+t32；t31-t32；t33+t34；t33-t34；

第四组得到的值为t41+t42；t41-t42；t43+t44；t43-t44。

并把这些值以交叉的组合形式作为第三级流水的输入；

步骤C4：将输入到第三级流水的数据做四组并行的4-2压缩加法。

第一组得到值    d₁₁＝t₁₁+t₂₁+t₃₁+t₄₁；   d₂₁＝t₁₁+t₂₁-t₃₁-t₄₁；

                d₃₁＝t₁₁-t₂₁-t₃₁+t₄₁；   d₄₁＝t₁₁-t₂₁+t₃₁-t₄₁；

第二组得到值

                d₁₂＝t₁₂+t₂₂+t₃₂+t₄₂；    d₂₂＝t₁₂+t₂₂-t₃₂-t₄₂；

                d₃₂＝t₁₂-t₂₂-t₃₂+t₄₂；    d₄₂＝t₁₂-t₂₂+t₃₂-t₄₂；

第三组得到值

                d₁₃＝t₁₃+t₂₃+t₃₃+t₄₃；    d₂₃＝t₁₃+t₂₃-t₃₃-t₄₃；

                d₃₃＝t₁₃-t₂₃-t₃₃+t₄₃；    d₄₃＝t₁₃-t₂₃+t₃₃-t₄₃；

第四组得到值

                d₁₄＝t₁₄+t₂₄+t₃₄+t₄₄；    d₂₄＝t₁₄+t₂₄-t₃₄-t₄₄；

                d₃₄＝t₁₄-t₂₄-t₃₄+t₄₄；    d₄₄＝t₁₄-t₂₄+t₃₄-t₄₄；

并把这些值存入寄存器作为下级流水的输入。