[发明专利]视频压缩帧内预测16×16模式硬件并行实现结构

说明书

技术领域

本发明涉及一种视频压缩帧内16×16预测模式硬件并行实现方法及架构。属于数字视频编解码技术领域。

背景技术

在H.264/AVC视频编码系统中，运动估计、帧内预测、变换/量化、去块滤波等需要大量运算。目前市场对高清以上H.264/AVC视频编码需求不断增加，而采用高端DSP方式实现H.264/AVC视频编码的方案不断出现计算瓶颈。采用大容量FPGA或ASIC方式，利用硬件并行结构实现高清以上H.264/AVC视频编码系统是一些市场产品的很好选择。

帧内预测16×16模式共需要计算四种模式，包括垂直预测、水平预测、DC预测、PLANE预测。如果串行计算，将消耗大量时钟周期，而采用FPGA或ASIC方式，拥有足够的硬件资源，完全可以采用并行体系结构完成帧内16×16预测模式的实现。

发明内容

本发明为视频压缩帧内预测16×16模式硬件实现提供了一种并行实现方法。16×16帧内模式选择分以下几步完成：

1、选择一种16×16模式，并生成16×16的预测块；

2、计算Cost16×16。采用SATD处理残差数据。

3、对所有的16×16预测的4个模式重复步骤1～2，选取具有最小Cost16×16值的模式为最佳16×16模式。

4、计算最后选择的16×16模式与编码图像块之间的Cost16×16(SSD)值；

本发明将1、2、3步骤中四个模式通过硬件设计并行实现，然后选择最小Cost16×16值的模式为最佳16×16模式。

附图说明

图1是16*16模式帧内预测结构图。

图2是垂直预测模式结构图。

图3是水平预测模式结构图。

图4是DC预测模式结构图。

图5是PLANE预测模式结构图。

图6是PLANE预测中V，H，a，b，c求值结构图。

图7是PLANE模式预测其中一个4*4块16个像素的Wallace阵列架构图。

具体实施方式

本发明基于以下方法实现。

帧内预测16×16最佳模式选择步骤如下：

参见图1，由外部存储器读入上面相邻宏块最底一行数据，左边相邻宏块最右侧像素值。利用四种预测方式并行预测分别得到预测块。计算预测块和原始16×16块之间的残差，求取SAD；由量化系数Qp查表得到λ_mode和R(s，c，mode/Qp)；据以上三个参数计算Cost16×16＝SAD+λ_mode*R(s，c，mode/Qp)；比较四种模式的Cost16×16，选择最小的那个模式为最佳16×16模式。选用最小模式的16×16块预测值，与重建16×16块联合计算残差、SATD值和代价函数。计算残差、SATD值时，每个时钟完成一个4×4模块，总共需要16个时钟完成一个宏块的计算。

四种预测模式的结构见图2～5。对于Plane预测方式进行预测时需先求出H，V；然后计算a，b，c的值，最后每个时钟并行计算16个预测值，即16×16块中的一个4×4块预测值。