[发明专利]奇偶校验矩阵产生方法、数据传输系统、编解码设备及其程序有效
申请号: | 200910118576.7 | 申请日: | 2005-01-17 |
公开(公告)号: | CN101527572A | 公开(公告)日: | 2009-09-09 |
发明(设计)人: | 仙田裕三 | 申请(专利权)人: | 日本电气株式会社 |
主分类号: | H03M13/11 | 分类号: | H03M13/11 |
代理公司: | 中科专利商标代理有限责任公司 | 代理人: | 朱进桂 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 奇偶校验 矩阵 产生 方法 数据传输 系统 解码 设备 及其 程序 | ||
本申请是申请日为2005年1月17日的中国专利申请200580002817.1(奇偶校验矩阵产生方法、数据传输系统、编解码设备及其程序)的分案申请。
技术领域
本发明涉及一种奇偶校验矩阵产生方法和奇偶校验矩阵产生程序,借此把低密度奇偶校验(LDPC)码用作纠错码的的编码器(编码设备)和解码器(解码设备)产生奇偶校验矩阵;并且本发明涉及一种应用该奇偶校验矩阵产生方法和奇偶校验矩阵产生程序的数据传输系统、编码设备和解码设备。
背景技术
当经由可能出现传输错误的传输线来传输数据时,典型地使用纠错码。图1所示为经由传输线传输数据的数据传输系统的配置例子框图。例如,图1所示的数据传输系统在发送侧装备有传输线编码器11,并且经由传输线12在接收侧装备有传输线解码器13。利用传输线编码器11和传输线解码器13来实施纠错,可消除传输错误对从数据发生器10发送到数据消费设备14的数据的影响。
Reed-Solomon码和Turbo码是周知的纠错码。另外,表现出接近逻辑极限(Shannon极限)的能力的LDPC码近些年来作为纠错码正受到注意。
如果k是经LDPC编码的消息(数据)的消息长度,且n为编码后的码字长,则可以把LDPC码的奇偶校验矩阵H表示为(n-k)行、n列矩阵。如果消息是S=(s1,s2,...,sk),且码字是C=(c1,c2,...,cn),则通过将k行、n列发生器矩阵G乘以消息S,来获得码字C。换句话说,通过寻找C=SG来获得码字C。因为所有码字C都满足条件HCt=0, 所以GHt=0。进一步,Ct表示码字C的转置向量,并且Ht表示奇偶校验矩阵H的转置矩阵。
作为LDPC码的应用例子,非专利文献1描述了把LDPC码用作分组交换网络中发生的分组丢失的对策的例子,在分组交换网络中分组序列被LDPC编码。
LDPC的纠错特性是由通过奇偶校验矩阵确定的。非专利文献2公开了LDPC码纠错特性的逻辑分析。根据非专利文献2,LDPC码的纠错特性主要是由奇偶校验矩阵的加权分布确定的。奇偶校验矩阵几乎完全由元素“0”构成,而只包含零星的元素“1”。加权表示奇偶校验矩阵中每一行和每一列中所包含的元素“1”的数目。
在LDPC码的发起者Robert G.Gallager所提出的奇偶校验矩阵中,行和列的加权是均匀的。根据Robert G.Gallager所提出的奇偶校验矩阵的LDPC码被称为“规则”LDPC码。图2所示为规则LDPC码的奇偶校验矩阵的例子的说明图。在图2所示的奇偶校验矩阵中,每一行的加权即元素“1”的数目被固定为WR(均匀的),并且每一列的加权即元素“1”的数目被固定为WC(均匀的)。
相反,非专利文献2清楚地显示,根据非均匀加权奇偶校验矩阵的、且具有特殊分布的LDPC码具有比规则LDPC码更好的纠错特性。通过非均匀加权奇偶校验矩阵实现的、且具有特殊分布的LDPC码被称为不规则LDPC码。
作为产生具有最佳加权分布的奇偶校验矩阵的方法,专利文献1描述了一种基于编码率来产生奇偶校验矩阵的LDPC码奇偶校验矩阵产生方法。在专利文献1所描述的LDPC码奇偶校验矩阵产生方法中,利用线性编程方法来确定加权分布。然后,在确定每行和每列的元素“1”数目之后,通过利用伪随机数放入元素“1”的位置,来产生奇偶校验矩阵。
奇偶校验矩阵的纠错特性不仅仅是由行和列的加权分布确定的。众所周知,即使给定奇偶校验矩阵的行和列的最佳加权分布,当利用二部图(Tanner图)来表示奇偶校验矩阵时,二部图上长度为4的短环的出现也将导致纠错特性的急剧下降。
图3A和3B所示为对应于奇偶校验矩阵的二部图的例子的说明图。图3A示出了奇偶校验矩阵的例子,图3B示出了代表图3A所示奇偶校验矩阵的二部图。在图3B中,变量节点对应于码字的每一位,且校验节点对应于奇偶校验矩阵的每一行。另外,连接节点的边代表奇偶校验矩阵中的元素“1”。如图3A和图3B所示,当在奇偶校验矩阵的任何两行之间有共享的、具有元素“1”两列或多列(公共列)时,二部图中将出现长度为4的环。
典型地利用和积解码方法来执行LDPC码的解码,以基于其中叠加了错误的码字来估计原始消息。如果奇偶校验矩阵中没有出现环,则和积解码方法是最大后验概率(MAP)估计。如果奇偶校验矩阵中存在环,则和积解码方法是从MAP估计降级的方法,并且只是近似MAP估计。结果,提出了许多奇偶校验矩阵产生方法以防止奇偶校验矩阵中出现环。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于日本电气株式会社,未经日本电气株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200910118576.7/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类