[发明专利]占空比校正电路和校正占空比的方法

说明书

相关申请的交叉引用

本发明要求于2008年5月30日提交至韩国专利局的韩国专利申请第 10-2008-0051064号的优先权，其全部内容通过引用合并于此。

技术领域

这里所描述的实施例涉及一种半导体集成电路(IC)装置及其方法， 更具体而言，涉及一种包括在半导体IC装置中的占空比校正电路和校正 时钟信号的占空比的方法。

背景技术

一般来说，半导体IC装置，例如同步动态随机存储器(SDRAM)装置， 通过使用时钟信号来操作而具有提高的操作速率。例如，半导体IC装置 包括时钟缓冲器并缓冲外部时钟信号以在其内部使用。在一些情况下，半 导体IC装置使用延迟锁定环(DLL)电路或锁相环(PLL)电路来产生及使 用内部时钟信号，该内部时钟信号与外部时钟信号的相位差已经校正。在 半导体IC装置中使用的内部时钟信号中，高电平时段与低电平时段之间 的比例即占空比优选地保持在预定比例50∶50。但是，因为半导体IC装 置包括多种延迟元件，内部时钟信号的占空比容易变化。

由于半导体IC装置高速运行，时钟信号的利用率已经增加，其中需 要具有稳定占空比的时钟。因此，每个半导体IC装置包括占空比校正电 路来稳定时钟信号的占空比。为了在半导体IC装置的高速操作期间利用 稳定的时钟信号，占空比校正电路变得越来越重要。

占空比校正电路的种类可以分成模拟型及数字型。数字型占空比校正 电路的好处在于使用较少的半导体IC装置的面积以及高的运行速率。数 字型占空比校正电路包括多级驱动器，且响应于数字代码来改变驱动器的 驱动能力，并调整时钟信号的占空比。例如，在两级驱动器中，第一级驱 动器的升压部分的驱动能力及第二级驱动器的降压部分的驱动能力被调 整，由此改变时钟信号的低电平时段的宽度。因此，该数字代码为通过使 用通用计数器产生二进制码并解码该二进制码所产生的信号。因此，当改 变数字代码的逻辑值时，两级驱动器的各个驱动器的驱动能力被顺序地改 变。

占空比校正电路被配置成使得多个驱动器之一的驱动能力响应于数 字代码而先被改变，且其它驱动器的驱动能力也被改变。例如，占空比校 正电路被操作以使得基于数字代码的默认值第一级驱动器的升压部分与 第二级驱动器的降压部分被设定成具有最大的驱动能力，且第一级驱动器 的升压部分的驱动能力逐渐降低且被最小化。此外，当数字代码改变时， 第二级驱动器的降压部分的驱动能力逐渐降低且被最小化。但是，如果第 一级驱动器的升压部分的驱动能力被最小化，则整个第一级驱动器的驱动 能力降低，且在两级驱动器之间扇出差(fanout difference)会增加。结 果，所有的驱动器都会错误地工作。也就是说，仅考虑占空比校正操作来 设计占空比校正电路，而没有考虑驱动器之间的扇出。因此，操作的稳定 性降低。

发明内容

本发明公开一种占空比校正电路，以及一种可实施稳定的占空比校正 操作的校正占空比方法。

一方面，一种占空比校正电路，包括：占空比控制单元，其被配置成 响应于占空比检测信号交替地改变多位升压控制信号与多位降压控制信 号的逻辑值；占空比校正单元，其被配置成响应于多位升压控制信号与多 位降压控制信号来调整第一驱动器与第二驱动器的驱动能力以输出校正 时钟信号；及占空比检测单元，其被配置成检测校正时钟的占空比以产生 占空比检测信号，并被配置成当校正时钟信号的第一电平时段宽于其第二 电平时段时保持占空比检测信号的使能状态，且当第一电平时段不宽于第 二电平时段时禁止占空比检测信号。

另一方面，一种占空比校正电路，包括：计数单元，其被配置成产生 逻辑值以预定单位增加的多位计数信号，并且被配置成当占空比检测信号 被使能时增加多位计数信号的逻辑值，且当占空比检测信号被禁止时锁定 多位计数信号的逻辑值；解码单元，其被配置成根据多位计数信号的最低 有效位的逻辑值来改变多位升压控制信号与多位降压控制信号之一的逻 辑值；及占空比校正单元，其被配置成响应于多位升压控制信号与多位降 压控制信号来调整第一驱动器与第二驱动器的驱动能力以输出校正时钟 信号。