[发明专利]在SIN和TIN之间引入金属层以改善P-TSV的CBD接触电阻

说明书

相关申请的交叉引用

本申请要求在2007年12月21日申请的，并且，其标题为“穿透硅通孔”(THROUGH-SILICON VIA)的美国临时专利申请61/016,220的专利申请的权利，因此，该申请在这里全部被引用。

技术领域

本发明涉及到集成电路制造技术领域。

背景技术

在半导体技术中，穿透硅通孔(TSV)是形成在半导体衬底(芯片或管芯)中的导电构形。TSV构形垂直穿透该半导体衬底，提供堆栈的芯片/管芯的封装方法。TSV也指3-D封装技术。然而，现有方案由于后TSV(post-TSV)面对的高CBD接触电阻，在芯片电性测试(WAT)特性和铜焊点粘接期间导致质量和可靠性问题，并且不能够满足客户的需求。

发明内容

本发明提供一种集成电路。该集成电路包括形成在半导体衬底中的穿透硅通孔(TSV)构形；形成在半导体衬底上的导电焊点，该导电焊点与TSV构形邻接；形成覆盖在导电焊点上的氮化硅层；形成在氮化硅层上的钛层；形成在钛层上的氮化钛层；和形成在氮化钛层上的铜层。

在本发明的不同的实施例中，集成电路还可以包括形成在半导体衬底上的第一钝化层。集成电路还可以包括形成在第一钝化层上的并且围绕导电焊点侧壁的第二钝化层。集成电路还可以包括在第一钝化层下面的多层互连(MLI)结构。第一和第二钝化层中的一个包括氧化硅。在另一个实施例中，第一和第二钝化层中的一个包括氮化硅。集成电路还可以包括氧化硅层，该氧化硅层插入在第二钝化层和氮化硅层之间。集成电路还可以包括从由晶体管、成象传感器、微机械系统(MEMS)结构、电容器、和其组合构成的组中选取的器件。导电焊点可以包括铝。可以通过离子金属等离子(IMP)技术形成钛层。在另一个实施例中，钛层是通过物理气相淀积(PVD)技术形成的。进一步地可以对钛层进行退火。钛层可以包括在约50埃和约1200埃之间的厚度范围。铜层还包括通过PVD技术形成的铜籽层；以及通过电镀形成在铜籽层上的体铜层。集成电路还可以包括插入在氮化钛层和铜层之间的另一个钛层。

本发明也提供集成电路的另一个实施例。集成电路包括形成在衬底上的第一钝化层；形成在第一钝化层上的导电焊点；形成在第一钝化层上并且在导电焊点侧壁上的第二钝化层；形成在导电焊点和第二钝化层上的氧化硅层；形成在氧化硅层上的氮化硅层；形成在氮化硅层上的钛层；形成在钛层上的氮化钛层；和形成在氮化钛层上的铜籽层。该集成电路还可以包括插入在氮化钛层和铜层之间的第二钛层。该集成电路还可以包括通过电镀形成在铜籽层上的体铜层。

本发明也提供集成电路的另一个实施例。集成电路包括：形成在衬底里的穿透硅通孔(TSV)构形；形成在衬底上的导电焊点；形成在导电焊点上的氮化硅层；形成在氮化硅层上的第一钛层；形成在第一钛层上的氮化钛层；形成在氮化钛层上的第二钛层；和形成在第二钛层上的铜层。该集成电路还可以包括形成在衬底上的互连结构；和位于互连结构之上并位于导电焊点之下的钝化层。

本发明也提供制造TSV器件的方法。在一个实施例中，该方法包括：形成在半导体衬底中形成的穿透硅通孔(TSV)；在半导体衬底上形成导电焊点，导电焊点与TSV构形邻接；在导电焊点上形成氮化硅层；在氮化硅层上形成第一钛层；在第一钛层上形成氮化钛层；和在氮化钛层上形成铜层。该方法还可以包括在氮化钛层和铜层之间形成第二钛层。该方法还可以包括在半导体衬底上形成互连结构，并且与导电焊点连接，并在互连结构上形成钝化层，并与导电焊点的侧壁邻接。

附图说明

阅读下面的详细说明和附图，将会更好地理解本发明揭示的概念。这里必须强调的是：按照工业上的通常惯例，各种构形未被按比例绘制。事实上，为了讨论清楚，可以对各种构形的尺寸任意增加或者减少。

图1到6为根据本发明揭示的各方面构建的集成电路在不同的制造阶段的各种实施例的剖视图。

具体实施方式

可以理解的是：为了实现各个实施例的不同的特征，下面揭示的内容提供了许多不同的实施例或实例。为了简化本发明揭示的内容，下面将描述部件和布局的特定的实例。当然，这些仅仅是实例，并不是对本发明的限制。另外，本发明揭示的内容可以在不同的实例中重复参考数字和/或字母。这些重复是为了简化和清楚的目的，并不自我规定讨论的不同的实施例和/或配置之间的关系。