[发明专利]晶片级IC的装配方法

说明书

技术领域

本发明涉及一种集成电路(IC)的装配方法，尤其涉及一种与晶片级封装 有关的IC装配方法。

背景技术

晶片级封装(WLP)涉及一种以晶片级封装集成电路的技术，其取代了在 切割晶片后对每个个体单元的封装进行装配的传统工艺。由于最终的封装的 大小实际上和裸片(die)的大小相同，因此WLP实质上是一种真正的芯片 规模封装(CSP)技术。此外，晶片级封装为以晶片级对晶片的制造、封装、 测试和预烧的进行真正集成化铺平了道路，从而从开始直到客户装运均使用 同一个器件以实现制造工艺的最终的流线型化。

晶片级封装基本上由对晶片制造工艺进行延伸以包含器件互连工艺和 器件保护工艺来构成。然而，对此现在没有一个单独的行业标准方法。一般 来说，现今存在许多的WLP技术的分类。

压缩铜柱(Encapsulated Copper Post)技术是一种WLP技术。芯片的接 合焊盘也改连到了互连点的面阵(area array)中。然而，在此技术中，互连点 为电镀铜柱的形式，而非焊盘的形式。

这些铜柱通过传递模塑为低应力环氧下的待压缩的有源晶片表面提供 了足够的间隙高度，仅露出用于接合的柱的顶部。

传统的铜柱-铜柱接合使用热接合技术，如热压技术，其中关键因素包括 温度、时间和压力。如图1和图2所示，将带有多个铜柱12的裸片11倒置， 且铜柱12与母器件晶片(mother device wafer)14的铜柱13对准。铜柱12 和铜柱13在温度高于铜的熔点的环境下通过固态扩散而接合在一起。然而， 铜的熔点很高(高于1000℃)，因此，接合需要很长的时间。通常，每个裸 片接合需要20-30秒左右的时间。另外，由于接合的压力，晶片或者焊盘可 能会产生损坏，且由于铜柱-铜柱的不对准也可能会导致大的产量损失。另外 外一个缺点是由于设备复杂、昂贵，使得工艺也很昂贵。

发明内容

通过本发明的优选实施例，提供一种能够减少相当多的处理时间和进一 步降低制造成本的晶片级IC的装配方法，使得上述及其它问题通常都能够 得到解决或者避免，并且一般也实现了技术优点。

在本发明的一个实施例中，集成电路的装配方法的操作如下。首先，提 供带有多个第一柱的母器件晶片。所述多个第一柱用于电连接且根据实施例 由铜制成。接着在多个第一柱上形成焊料。优选在晶片上预成型所述焊料， 且所述焊料的位置对应于所述母器件晶片的多个第一柱。从而，通过将包括 预成型的焊料的晶片放置在所述多个第一柱上，而使得所述焊料可以形成在 或者粘附在所述多个第一柱上。将具有与所述多个第一柱对应得多个第二柱 的多个裸片放置在所述母器件晶片上。接着，使所述焊料回流以接合所述多 个第一柱和所述多个第二柱，并且切割所述母器件晶片；其中在所述多个第 一柱上形成焊料的步骤是通过以下步骤来进行的：在带有剥离膜的晶片上形 成光致抗蚀剂作为掩模，并于未被光致抗蚀剂覆盖的区域镀制焊料，在所述 多个第一柱上放置该带有剥离膜的晶片以接触所述多个第一柱，然后移除所 述晶片和所述剥离膜，以留下粘附在所述多个第一柱上的所述焊料。

优选在包括还原剂如氢气的气氛中使焊料回流，从而在接合多个第一柱 和多个第二柱的回流工艺中还原所述焊料。可选择地，首先在母器件晶片上 形成具有还原剂的底部填充材料，从而在回流期间能够通过还原剂还原焊 料，以接合多个第一柱和多个第二柱。

预成型的焊料晶片可以同时在母器件晶片的所有的第一柱上形成焊料， 并且可以大幅度的降低回流温度或者接合温度。因此可以明显地减少处理时 间，从而降低工艺成本。

本发明还提供一种集成电路的装配方法，包括如下步骤：提供带有多个 第一铜柱的母器件晶片；在所述多个第一铜柱上形成焊料；在所述母器件晶 片上放置多个裸片，其中所述多个裸片包括与所述多个第一铜柱对应的多个 第二铜柱；在包括还原剂的气氛中使所述焊料回流，以接合所述多个第一铜 柱和所述多个第二铜柱；以及切割所述母器件晶片；其中在所述第一铜柱上 形成焊料的步骤是通过在所述多个第一铜柱上放置具有焊料的晶片，然后移 除所述晶片而进行的。