[发明专利]一种基于FPGA的软硬件协同仿真验证系统及方法

说明书

技术领域

本发明涉及一种集成电路(IC)芯片的仿真验证系统及方法，尤其涉及一种基于FPGA的软硬件协同仿真验证系统及方法。

背景技术

随着大规模集成电路技术和网络通信的高速发展，以太网交换芯片在网络通信中得到了广泛的应用，并且由于其应用环境越来越广泛和复杂，也使得以太网交换芯片所包含的功能越来越复杂，容量越来越大，芯片的仿真难度也在日益快速增长。因此，如何加快以太网交换芯片的开发速度，缩短验证的周期就成为目前我们面临的重要课题。

现有的集成电路(IC)芯片仿真验证领域中，主要采用两种方式进行芯片仿真/验证：一种是软件模拟仿真方式，另一种是基于现场可编程逻辑门阵列(FPGA)的硬件模拟器仿真方式。大量实验表明，在进行集成电路(IC)设计过程中，存在需要使用超过百万个时钟周期来充分测试和验证芯片系统功能的情况。如果利用现有技术提供的软件模拟仿真方式，芯片的测试验证性能将下降至1-5HZ，这必将导致测试时间以及出错概率的急剧增长。如果使用软件加硬件加速器仿真方式，虽然硬件仿真器运行非常快，但因为还会有大量模拟计算或是激励产生需要由软件完成，所以整个仿真系统速度的提高有限，通常在数倍至数十倍之间。然而，如果使用基于FPGA硬件仿真器来进行仿真方式进行验证，虽然可以实现MHz级别的高速仿真，也可以同时支持软件的实时运行，但是，它却有着一些明显缺陷，例如，缺乏与友好的人机交互界面和输入输出系统，不方便仿真激励的输入和响应的收集，只能支持RTL级的描述，不能对高层次的行为描述模块进行仿真；同时FPGA内部的引脚信号与寄存器的值不能直接观察，对调试工作带来了很大的不便。尽管如此，利用FPGA硬件仿真器的高速性能，仍足提高验证效率的有效措施，因此，如何采用新的方法改善其缺点就成了当前芯片验证仿真领域面临的主要问题。正是在这种背景下，基于FPGA的软硬件协同仿真的概念被提出。

该基于FPGA的软硬件协同仿真系统的主要设计构思是：将功能复杂，需要大量计算的硬件设计模块下载到FPGA硬件平台中进行测试和验证，同时将设计的其他模块部分以及测试激励信号产生模块和响应结果分析模块设置在PC或工作站中，从而实现了软、硬件两部分设计同时进行。这样不仅可以利用FPGA硬件平台的高速性能来加速模块的仿真，而且同时由于与PC或工作站上的软件仿真器结合工作，还克服了硬件平台没有良好人机交互界面、无法方便快捷地观测激励和响应等缺点，大大提高了仿真效率，缩短了设计、验证时间以及产品投放市场的周期。

该基于FPGA的软硬件协同仿真系统的主要工作流程如下：

激励输入过程：首先在软件部分(PC或工作站上)生成测试向量，将这些测试向量通过一定的转换后由连接软、硬件的底层物理通道传送到硬件部分的FPGA仿真器的消息接收模块上，最后收发模块将收到的信息进行分析和恢复后，按照一定的时序将激励输入到对应的待测设计芯片(DUT)的输入端口上，供DUT运行使用；

响应处理过程：在激励输入后，DUT开始正常工作，其输出端口输出响应信号，硬件部分的消息收发模块接收这些消息后，进行一定的格式转换后输出给软件部分。

现有的基于FPGA的软硬件协同仿真方法，没有专门的以太网接口，如果需要连接以太网设备，则需要另外增加转换器，而且测试激励信号和结果分析也要用户大量的参与其中。不可避免地降低了仿真效率。

发明内容

针对以上现在仿真系统的不足，本发明的目的是提出了一种改进的并且可以扩展的软硬件协同仿真验证系统及方法，提高了仿真的效率，缩短了产品研发周期。

为了达到上述目的，本发明采用了如下技术方案：

一种基于FPGA的软硬件协同仿真验证系统，包括包括网络测试仪、设置于用户PC端中的软件系统部分和对集成电路芯片进行模拟的硬件系统部分，软件系统部分包括网络测试仪的控制平台以及嵌入式系统接口模块，硬件系统部分包括CPU接口模块、FPGA内的接口转换逻辑模块以及FPGA内实现的虚拟待测试芯片，其特征在于，所述硬件系统还包括网络接口模块，该网络接口模块可实现接口转换逻辑模块和网络测试仪的控制平台之间的数据交互。

具体而言，所述软件系统部分中还设置ShowForwarding(流程虚拟仿真)工具，该工具可直接提取虚拟待测试芯片仿真结果，并与计算机软件仿真结果进行比较，进而快速定位设计与实现的不匹配之处。

所述网络接口模块上设置至少24个以太网接口。