[发明专利]快速锁定时钟数据恢复

说明书

技术领域

本发明的各个实施例涉及可以应用于例如数字通信中的快速锁定时钟 和数据恢复(CDR)方法和电路。

背景技术

为了读取输入的数字数据流，需要具有与输入数据流同相的时钟信号。 这样的时钟信号表示接收元件何时应当对输入流采样以获取其中的编码 值。该时钟信号可以通过独立的时钟传输信道(如导线或其他导电通路、 无线信道等等)提供到接收元件。然而，根据CDR方法，时钟信号直接源 自输入数据流，这可以消除对于独立的时钟传输信道的需要。

CDR电路的一种类型是相位插值(PI)CDR电路。在PI CDR电路中， 时钟输出通过获取两个正交的参考时钟信号(例如相位相差大约π/2的时 钟信号)的加权相位插值而生成。图1示出了现有技术的PI CDR电路100。 电路100包括鉴相器102和相位插值器104。鉴相器102接收通过前置放 大器102而输入的数据流，以及从相位插值器104接收的插值时钟信号。 鉴相器102的输出包括早值和晚值。如果输入数据流的相位相对早于插值 时钟信号则判断为早值，如果输入数据流相对晚于插值时钟信号则判断为 晚值。

相位插值器104包括相位插值控制器108和相位插值器核106。控制 器108从鉴相器102接收早和晚值，并生成提供到核106的一系列相位调 谐值。核106接收调谐值，以及两个正交的参考时钟信号，时钟I和时钟Q。 核106在时钟I和时钟Q之间进行相位插值。给每路时钟I和Q的相位的 加权由调谐值确定。得到的结果是插值时钟信号，其被提供到如上所述的 鉴相器102。插值时钟和输入数据流通过输出缓冲器112被提供作为输出。

当输入数据流和插值时钟的相位不匹配时(例如，当判断早或晚值时)， 相位插值器104增加修正插值时钟的相位直到它锁定到输入数据流的相 位。当判断早或晚值时，控制器108可以修正调谐值，该调谐值依次修正 通过核106加到时钟I和/或Q上的权重，引起插值时钟的相位以预定量增 加或减少。图2示出了由PI CDR电路100生成的时序图200。时序图200 示出了输入数据流202，插值时钟信号204，时钟I和时钟Q。输入数据流 202初始相对早于插值时钟。在输入数据流202的每个上升沿，设置鉴相 器102的早值，导致控制器108修正加到时钟I和时钟Q上的权重。因此， 核106增加插值时钟的相位逼近输入数据流202的相位。用于插值时钟信 号204锁定在输入数据流的相位上所需要的步骤的数目由电路100的相位 分辨率和插值时钟信号204与输入数据流202之间的相位差决定。

发明内容

在一个一般的方面，本发明的各个实施例提供了一种时钟数据恢复系 统。所述系统可以包括鉴相器、相位插值器、初始鉴相器和初始相位解码 器。初始鉴相器可以配置为接收输入数据流和插值时钟信号，并输出表示 输入数据流是否相对早或晚于插值时钟信号的早/晚值。相位插值器可以配 置为接收早/晚信号和至少一个参考时钟信号，并根据所述早/晚值和所述至 少一个参考时钟信号生成插值时钟信号。初始鉴相器可以配置为接收输入 数据流，并输出表示输入数据流的相位的第一数据。初始相位解码器可以 配置为接收表示输入数据流的相位的数据，并根据表示输入数据流的相位 的数据从多个时钟信号中选择至少一个参考时钟信号，其中表示输入数据 流的相位的数据包括第一数据。另外，初始鉴相器和初始相位解码器可以 配置为在至少一个参考时钟信号被选择出来后停止工作。

在另一个一般的方面，本发明的各个实施例提供了用于时钟数据恢复 的方法。该方法可以包括接收输入数据流，并生成表示所述输入数据流是 否相对早或晚于插值时钟信号的早/晚值。该方法也可以包括从输入数据流 中导出表示输入数据流的相位的第一数据以及根据所述第一数据从多个时 钟信号中选择至少一个参考时钟信号。另外，该方法可以包括根据所述至 少一个参考时钟信号和所述早/晚值生成插值时钟信号，并使配置为导出第 一数据的至少一个硬件元件和配置为选择至少一个参考时钟信号的至少一 个硬件元件停止工作。

附图说明

这里通过示例结合下面的附图描述本发明的实施例，其中：

图1示出了现有技术中的相位插值(PI)时钟和数据恢复(CDR)电 路；

图2示出了由图1的PI CDR电路生成的时序图；

图3示出了当基于输入数据相位而选择参考时钟信号的时候，示意PI CDR电路的一个实施例的运行的相量图；