[发明专利]形成穿透硅通孔的方法

说明书

技术领域

本发明通常涉及集成电路的制造，并且具体地，涉及一种在半导体管芯和 最终的管芯堆叠结构中形成穿透硅通孔的方法。

背景技术

自从发明了集成电路(IC)，由于各种电子元件(例如，晶体管、二极管、 电阻器、电容器等)的集成度的不断提高，半导体工业经历了持续的快速增长。 就绝大部分而言，这种对集成度的改善来自于一再削减最小特征尺寸，使得更 多的元件集成到一个给定的区域。

这些集成化的改善在实质上基本是二维(2D)的，其中那些被集成的组 部件所占用的空间基本在半导体晶圆(wafer)的表面。虽然光刻技术的显著 改善已经在2D集成电路的制造上引起了相当大的改进，但是在二维上存在可 以达到密度的物理极限。这些极限的其中一个就是制造这些组部件所需要的最 小尺寸。此外，当更多的器件被放入在一块芯片上，更复杂的设计是必需的。

为了进一步增加电路密度，三维(3D)集成电路已进行了研究。在一 个典型3D IC的制造过程中，两个管芯被键合在一起并且在每个管芯和在基板 上的接触焊盘之间形成电连接。例如，一种尝试包括把两个管芯焊接在彼此的 顶部。堆叠的管芯然后键合到承载基板，并且引线键合把每个管芯上的接触焊 盘电连接到承载基板上的接触焊盘。然而，为了引线键合，这种尝试需要一个 比管芯大的承载基板。

最近更多尝试是把重点放在穿透硅通孔(TSV)。一般来说，TSV是 通过蚀刻一个纵向通孔穿透衬底并且在该通孔中填充导电材料如铜形成的。该 TSV可用于提供半导体衬底背面到该衬底的相对面的半导体电路的电连接， 或者提供到堆叠的管芯的半导体电路的电连接。在这种方式下，管芯可以在被 堆叠的同时保持一个较小的封装尺寸。

一般来说，用于形成TSV的工序中包含了蚀刻至少部分地穿透了硅衬底和其 上可能覆盖的电介质层的沟槽，然后在沟槽中沉积铜。然而，这种方法要求硬 掩膜和蚀刻模块的能力。此外，由于晶圆的形貌，铜残留物可能保留在晶圆的 表面。

发明内容

因此，本发明的目的是提供形成TSV的更有效的方法和系统。

通过本发明提供的具有穿透硅通孔(TSV)半导体器件的实施例通常可以 获得技术的优点，通常可以解决或规避上述的这些问题及其他问题。

在一个实施例中，本发明提供了一种形成具有TSV的半导体器件的方法。 提供一个其上具有半导体器件的半导体衬底。形成第一电介质层，并且第一互 连部件(interconnect feature)被形成在第一电介质层中。第二电介质层形成在 第一电介质层上，第二互连部件是形成在第二电介质层中。在第二电介质层中 还形成一堆叠结构。此后，堆叠结构被去除，从而在第二电介质层形成第一凹 口。第二凹口是由第一凹口扩展进入了至少一部分半导体衬底中而形成的。第 二凹口填充了导电材料。

在另一实施例中，本发明提供了另一种形成具有TSV的半导体器件的方 法。提供了一衬底以及第一电介质层形成在该衬底上。一个或多个第二电介质 层形成在第一电介质层上，其中的该一个或多个第二电介质层具有延伸穿透该 一个或多个第二电介质层的牺牲堆叠结构。该牺牲堆叠结构将被去除，形成第 一开口，并且穿透该一个或多个第二电介质层暴露出第一介电层。暴露在第一 开口的第一电介质层被去掉，从而暴露了部分衬底。暴露的部分衬底被去除从 而在衬底中形成凹口。该凹口填充了导电材料。

在又一实施例中，本发明提供一种形成具有TSV的半导体器件的方法。 提供衬底并且在其上形成多个电介质层。堆叠结构形成在该多个电介质层的一 个或多个中。该堆叠结构被去除，形成了延伸通过该多个电介质层的一个或多 个的凹口。该凹口延伸到衬底中并被填充了导电材料。

附图说明

为了更加完整地理解本发明及其优点，结合与之相应的附图，现对以下说 明做出了介绍，其中：

图1-10是根据一个说明性实施例的具有在衬底和电介质层中形成的穿透 硅通孔的晶圆的剖视图；

图11示出了根据一个说明性实施例的在具有穿透硅通孔的晶圆上形成的 键合接触；和

图12是根据一个说明性实施例示出的堆叠晶圆配置的剖视图。

具体实施方式