[发明专利]一种实现浅沟槽结构的方法

说明书

技术领域

本发明涉及半导体集成电路的工艺领域，特别是涉及一种实现浅沟槽结构的方法。

背景技术

在浅沟槽隔离(STI)制作工艺中，经常会发现在晶片上生长比较厚的栅氧化层(通常厚度大于120A)后，STI转角(corner)的栅氧化层的厚度会明显低于有源区的栅氧化层厚度，如图1所示，STI转角处的栅氧化层的厚度为10.7nm，而有源区的栅氧化层的厚度为15.3nm，由此可见，STI转角处的栅氧化层的厚度仅为有源区的70％，从而造成栅氧化层电荷击穿(QBD)，甚至时间相关介电层击穿(TDDB)等可靠性验证失败。经过分析，发现这种现象主要是由于STI转角的晶向与有源区的晶向不同，以及STI转角的压力造成生长栅氧化层时，STI转角的栅氧化层的生长表速率会比有源区慢所致。

发明内容

针对现有技术的缺陷，本发明的目的是提出一种实现浅沟槽结构的方法，该方法可改善STI转角的栅氧化层厚度。

为了达到本发明的上述目的，本发明提出一种实现浅沟槽结构的方法，其特征在于，至少包括以下步骤：

提供半导体衬底，该半导体衬底中具有芯片所需的结构；

蚀刻形成浅沟槽结构；

沉积氧化物层；

进行化学机械研磨，在半导体衬底上沉积氧化物；

将进行了化学机械研磨的半导体衬底在高温下放入调温炉管，并通入氧气进行氧化反应，持续预定时间后取出。

作为上述技术方案的优选，上述调温炉管的温度为1000℃至1150℃，预定时间为10分钟至30分钟。

作为上述技术方案的优选，上述氧气的流量为10SLM。

本发明提出的一种实现浅沟槽结构的方法，当需要较厚的栅氧化层时，可以改善浅沟槽结构转角栅氧化层的厚度，从而提高栅氧化层的品质。

附图说明

图1为传统STI方法生成的栅氧化层示意图；

图2为本发明的一种实现STI方法中的退火处理步骤的示意图；

图3为本发明的STI方法生成的栅氧化层示意图；

图4为本发明与现有技术生成的栅氧化层QBD结果比对示意图。

具体实施方式

为使本发明的上述目的、特征和优点能更明显易理解，下面结合本发明一优选实施例，作详细说明如下：

本发明适用于采用STI方法，并需要较厚的栅氧化层的情形。

传统的STI方法包括以下步骤：沟槽的形成、沟槽顶角的圆滑、沟槽填充、化学机械研磨(CMP)和CMP后的清洗等步骤，若为了进一步提高隔离槽的制作效果，还需增加反刻蚀、清洗等额外工序。

本发明在上述传统方法中的CMP研磨后增加高温退火步骤，具体如下：

提供半导体衬底，该半导体衬底中具有芯片所需的结构；

蚀刻形成浅沟槽结构；

沉积氧化物层；

进行化学机械研磨，在半导体衬底上沉积氧化物；

将进行了化学机械研磨的半导体衬底在高温下放入调温炉管内，并通入氧气进行氧化反应，持续预定时间后取出。

如图2所示，高温退火的温度范围设定为1000℃至1150℃，通入氧气时间为范围为10至30分钟，氧气流量大约为10SLM。

上述1000℃至1150℃的高温可以起到STI圆角并且退火的作用，其次氧气会透过HDP氧化层与STI转角的硅发生反应生成氧化物，因此STI转角的内衬氧化层就会增厚，随着后继的栅氧化层生长后，STI转角的氧化层也就会变厚，从而能改善因STI转角氧化层过薄产生成品率不高，可靠性降低的问题。

如图3所示，采用本发明的实现STI的方法后，STI转角的栅氧化层的厚度为14.1nm，相比现有技术提高到有源区的92％。QBD的比对结果如图4所示。

因此，上述实施例明显改善STI转角的栅氧化层厚度，并提高了栅氧化层的品质。

当然，本发明还可有其他实施例，在不背离本发明之精神及实质的情况下，所属技术领域的技术人员当可根据本发明作出各种相应的改变，但这些相应的改变都应属于本发明权利要求的保护范围。