[发明专利]功率半导体器件及其制造方法

说明书

相关申请

本申请要求2008年3月6日提交给韩国知识产权局的韩国专利申请No.10-2008-0021020的优先权，通过引用将其全部内容并入本文。

技术领域

本发明涉及功率半导体器件及其制造方法。

背景技术

通常，将功率半导体器件(例如，功率MOSFET(金属氧化物半导体场效应晶体管)或IGBT(绝缘栅极双极晶体管))制造为沟槽或平面类型。平面型功率半导体器件用于切换模式电源、DC-DC变换器、用于荧光灯的电子稳压器、用于电机的换流器等。需要它们具有小的切换/传导损耗和足够高的击穿电压。通过利用这些器件，使得能够由于较高的能量效率和较少的生热而减小成品的尺寸，由此实现较少资源消耗。

在平面型功率半导体器件中，单位单元形成为多边形从而增加每单位面积的沟道密度，由此导致减小的漏极-源极导通电阻(on-resistance，R_ds(ON))。然而，消耗(expendation)型的耗尽区域是球形的，当在器件的关闭状态中在源极和漏极之间施加高电压时，击穿电压不利地降低。

为了提高平面型功率半导体器件的击穿电压，有必要增加外延区的厚度和比电阻，这不可避免增加漏极-源极导通电阻(R_ds(ON))。因而，在平面型功率半导体器件中，在漏极-源极导通电阻(R_ds(ON))和击穿电压之间存在折衷关系，因此考虑到这些折衷关系而有必要改善平面型功率半导体器件的结构。

同时，平面型功率半导体器件分为闭合单元型和条型。

在闭合单元型功率半导体器件中，P型导电区域和N型外延层之间的结类型是近似球表面的，因此有源区中雪崩击穿电压降低。此外，栅极多晶硅层和N型外延层(漏极侧漂移区)在大面积上彼此面对，这增加了密勒电容。因此，切换(开关)速度降低，并且当施加高的dV_DS/dt时，容易产生故障。

在条型功率半导体器件中，P型导电区域和N型外延层之间的结类型是近似圆柱体表面的，因此有源区中雪崩击穿电压提高。此外，栅极多晶硅层和N型外延层(漏极侧漂移区)在小的面积上彼此面对，这减小了密勒电容。因此，切换速度提高，并且当施加高的dV_DS/dt时，很少会产生故障。在这点上，现在主要制造、销售和使用条型功率半导体器件。

同时，在闭合单元型和条型功率半导体器件二者中，栅极信号在所有方向(例如，向上/向下/向右/向左)传输，因此，在光学元件中，在栅极信号的传输速度和栅极驱动电路的阻抗方面存在严重的偏差。

在这点上，条型功率半导体器件需要使用与源极金属层相同的材料来形成栅极总线，以连接栅极多晶硅层，这导致面积损失和源电流流动差，由此导致器件劣化。

发明内容

本发明提供能够在平面上沿所有方向(例如，向上/向下/向右/向左)传输栅极信号的功率半导体器件及其制造方法，其显示出在栅极信号传输速度和阻抗方面的偏差减小，击穿电压提高以及漏极-源极导通电阻(R_ds(ON))降低。

根据本发明的一方面，提供功率半导体器件，包括：导电的低浓度外延层；在所述外延层的表面中形成至预定深度的第一导电区域，包括彼此间隔预定距离的多个线型第一导电层以及彼此间隔预定距离的多个线型第二导电层，其中所述第一导电层和所述第二导电层的相对末端相对于彼此交替布置并且彼此间隔预定距离；第二导电区域，其形成的宽度和深度比所述第一和第二导电层较小，以便在所述第一和第二导电层中形成沟道；在所述外延层的表面上形成栅极氧化物层，以限定具有比第一导电层更小宽度的第一窗口以及具有比第二导电层更小宽度的第二窗口；和在所述栅极氧化物层上形成的栅极多晶硅层。

外延层可掺杂有N-或P-型杂质。

第一导电区域可掺杂有P或N型杂质。

第二导电区域可掺杂有N或P型杂质。

功率半导体器件还可包括：在外延层底表面上形成并掺杂有N或P型杂质的半导体衬底；和在半导体衬底底表面上形成并掺杂有N或P型杂质的漏极金属层。

功率半导体器件还可包括：在栅极氧化物层和栅极多晶硅层表面上形成以暴露第一和第二导电区域的绝缘层；和在通过绝缘层暴露的第一和第二导电区域的表面上形成的源极金属层。

第一导电层和第二导电层的相对末端可相对于彼此交替布置。

第一导电层和第二导电层的相对末端可沿着两个不同的假想线分别对齐。

第一导电层和第二导电层的相对末端可沿着单个假想线对齐。

第一导电层和第二导电层的相对末端可对齐为沿着单个假想线彼此交迭。