[发明专利]用于终止半导体集成电路的数据线的电路及方法

说明书

相关申请的交叉引用

本发明要求于2008年6月4日提交至韩国专利局的韩国专利申请第 10-2008-0052703号的优先权，其全部内容通过引用合并于此。

技术领域

此处描述的实施例涉及一种半导体集成电路(IC)，更具体而言，涉及 具有半导体IC的终止数据线的电路以及用于终止半导体IC的数据线的 方法。

背景技术

图1为表示半导体IC中的常规写入操作的时序图。在图1中，当顺 序地将写入命令信号施加至半导体IC时，数据会在写入延迟(WL)之后被 输入和排列。此外，数据时钟信号DCLK与时钟信号CLK同步发出，该 时钟信号CLK在与突发长度(BL)一半对应的时间间隔后第一次产生。

在图1中，全局数据线GIO的驱动性与数据时钟信号DCLK同步开 始，例如：维持在接地电压(VSS)电平或电源电压(VDD)电平的全局数据 线GIO，会在生成数据时钟信号DCLK的上升沿时转换成相反的电平。 结果，全局数据线GIO在CMOS电平中摇摆，即在接地电压(VSS)电平 与电源电压(VDD)电平的整个范围中摇摆。

全局数据线GIO被用作半导体IC中DQ焊盘与存储器单元区域之间 的数据传输路径。全局数据线GIO包括彼此相邻的多条线，并且由具有 大电阻和电容的金属导线制成。

不过，传统半导体IC有以下问题：因为全局数据线GIO在接地电压 (VSS)电平与电源电压(VDD)电平之间摆动，所以全局数据线GIO的数据 传输率会因为大电阻与电容而降低。此外，因为全局数据线GIO在接地 电压(VSS)电平与电源电压(VDD)电平之间摆动，所以相邻线之间的串音 特性严重恶化。

发明内容

在此描述了能够提高数据传输率并降低串音特性的用于终止半导体 IC的数据线的电路及方法。

一方面，一种半导体集成电路中的数据线终止电路，包括：数据线； 控制单元，用于生成在包括将数据驱动至数据线的驱动区段的时段期间激 活的终止控制信号；以及终止单元，用于响应终止控制信号来终止数据线 至预定电压电平。

另一方面，一种半导体集成电路中的数据线终止电路，包括：数据线； 驱动器，用于在写入操作时驱动数据线到与从外部电路接收的输入数据对 应的电压电平；控制单元，用于生成在包括将数据驱动至数据线的驱动器 的驱动区段的时段期间激活的终止控制信号；以及终止单元，用于响应终 止控制信号来终止数据线至预定电压电平。

另一方面，一种半导体集成电路中的数据线终止电路，包括：数据线； 驱动器，用于在读取操作时驱动数据线到与来自存储器单元的数据对应的 电压电平；控制单元，用于生成在包括将数据驱动至数据线的驱动器的驱 动区段的时段期间激活的终止控制信号；以及终止单元，用于响应终止控 制信号来终止数据线至预定电压电平。

另一方面，一种半导体集成电路中的数据线终止电路，包括：数据线； 第一驱动器，用于在写入操作时驱动数据线到与从外部电路接收的输入数 据对应的电压电平；第二驱动器，用于在读取操作时驱动数据线到与来自 存储器单元的数据对应的电压电平；控制单元，用于生成在包括将数据驱 动至数据线的第一和第二驱动器的驱动区段的时段期间激活的终止控制 信号；以及终止单元，用于响应终止控制信号来终止数据线至预定电压电 平。

另一方面，一种用于终止半导体集成电路中的数据线的方法，包括： 检查写入命令信号或读取命令信号是否已输入；以及当写入或读取命令信 号已输入时，在包括根据写入或读取命令信号将数据驱动至数据线的驱动 区段的时段期间终止数据线至预定电压电平。

另一方面，一种用于终止半导体集成电路中的数据线的方法，其中半 导体集成电路包括数据线与驱动器，以便根据写入命令信号驱动数据线到 与从外部电路接收的输入数据对应的电压电平，所述方法包括：检查写入 命令信号是否已输入；以及当写入命令信号已输入时，在驱动器的驱动操 作之前终止数据线至预定电压电平。

以下在“具体实施方式”部分中将描述这些以及其它的特征、方面和 实施例。

附图说明

结合附图说明特征、方面及实施例，其中：

图1为表示半导体IC中的常规写入操作的时序图；

图2为根据一个实施例的示例性半导体IC的示意方块图；