[发明专利]芯片封装结构的制程

权利要求书

1.一种芯片封装结构的制程，包括：

提供一图案化导电层与一第一图案化防焊层，其中该图案化导电层具有多个第一开口，该第一图案化防焊层配置于该图案化导电层上；

在形成该图案化导电层与该第一图案化防焊层之后，形成一第二图案化防焊层于该图案化导电层上，以使该第一图案化防焊层与该第二图案化防焊层分别配置于该图案化导电层的相对二表面上，且该第二图案化防焊层包覆该图案化导电层的边缘；

接合多个芯片至该第一图案化防焊层上，以使该第一图案化防焊层位于该些芯片与该图案化导电层之间；

借由多条导线电性连接该些芯片至该图案化导电层，其中该些导线贯穿该图案化导电层的该些第一开口；

形成至少一封装胶体，以包覆该图案化导电层、该第一图案化防焊层、该第二图案化防焊层、该些芯片以及该些导线；以及

分割该封装胶体、该第一图案化防焊层与该第二图案化防焊层。

2.如权利要求1所述的芯片封装结构的制程，其特征在于，提供该图案化导电层与该第一图案化防焊层的方法包括：

提供一导电层；

形成一防焊层于该导电层上；

图案化该防焊层以形成该第一图案化防焊层，其中该第一图案化防焊层暴露出部分该导电层；以及

图案化该导电层以形成该图案化导电层。

3.如权利要求1所述的芯片封装结构的制程，其特征在于，提供该图案化导电层与该第一图案化防焊层的方法包括：

提供一防焊层；

形成一导电层于该防焊层上；

图案化该防焊层以形成该第一图案化防焊层，其中该第一图案化防焊层暴露出部分该导电层；以及

图案化该导电层以形成该图案化导电层。

4.如权利要求1所述的芯片封装结构的制程，其特征在于，提供该图案化导电层与该第一图案化防焊层的方法包括：

提供一导电层；

形成一防焊层于该导电层上；

图案化该导电层以形成该图案化导电层；以及

图案化该防焊层以形成该第一图案化防焊层。

5.如权利要求1所述的芯片封装结构的制程，其特征在于，提供该图案化导电层与该第一图案化防焊层的方法包括：

提供一防焊层；

形成一导电层于该防焊层上；

图案化该导电层以形成该图案化导电层；以及

图案化该防焊层以形成该第一图案化防焊层。

6.如权利要求1所述的芯片封装结构的制程，其特征在于，多个第二开口形成于该第一图案化防焊层上，其中该些第二开口暴露出各该芯片的局部区域。

7.如权利要求1所述的芯片封装结构的制程，其特征在于，多个第三开口形成于该第二图案化防焊层上，且该些第三开口暴露出部分该图案化导电层以及各该芯片的局部区域。

8.如权利要求1所述的芯片封装结构的制程，其特征在于，多个第四开口形成于该第二图案化防焊层上。

9.如权利要求8所述的芯片封装结构的制程，其特征在于，更包括：

于各该第四开口中形成一外部电极，并经由该些第四开口使该些外部电极电性连接至该图案化导电层。

10.如权利要求1所述的芯片封装结构的制程，其特征在于，更包括：

形成一粘着层于该些芯片与该第一图案化防焊层之间。

11.如权利要求10所述的芯片封装结构的制程，其特征在于，该粘着层为一B阶粘着层。

12.如权利要求11所述的芯片封装结构的制程，其特征在于，该B阶粘着层预先形成于该芯片的一有源面上。

13.如权利要求11所述的芯片封装结构的制程，其特征在于，在该芯片粘着至该图案化导电层之前，该B阶粘着层形成于该图案化导电层上。

14.如权利要求1所述的芯片封装结构的制程，其特征在于，该第一图案化防焊层为一B阶胶层。