[发明专利]能够在低功率部分显示模式中运行的显示设备

权利要求书

1.一种显示设备，包括显示单元(1)，其包括：底部基板；透明的 顶部基板；密封所述基板以限定封闭空腔的框，在所述空腔中具有其光学 属性在电场存在时改变的物质；以及电极矩阵，其在所述空腔内排列成行 (L0至L8)和列(C0至C68)以定义显示单元像素；所述设备还包括用 于所述行和列的控制电路(2，3，4，5，6)，用于在所述显示单元上显示 数据，在完全显示模式中，通过连续地逐行复用而在多个电压电平上对所 有的行和列进行寻址；其特征在于，在低功率部分显示模式中，至少一个 行组(L0，L8)被连接，以便由来自矩阵控制电路的同一个行控制信号控 制；所述显示单元的活动区域的行(L1至L7)与所述行组在两个电压电 平上通过主动寻址技术同时进行寻址，其中第一电压电平定义逻辑电平0， 第二电压电平定义逻辑电平1，所述第二电压电平大于所述显示设备的阈 值电压，但小于所述阈值电压的两倍；在低功率部分显示模式中被主动寻 址的行和行组的数量是N。

2.根据权利要求1所述的显示设备，其特征在于，在低功率部分显示 模式中，至少一个列组(C0，C68)被连接，以便由来自所述控制电路的 同一个列控制信号控制；所述活动区域和所述列组的列控制信号分别根据 N个行控制信号在一个完整周期中与表示每一列的像素的状态的N比特二 进制数据字的比较而确定。

3.根据权利要求1所述的显示设备，其特征在于，所述行被放置在所 述基板中的一个基板的第一内表面上；所述列被放置在另一个基板的第二 内表面上，并排列成与所述行垂直，以定义无源矩阵显示单元的像素；所 述显示单元包括N’行和M’列，其中对于所述显示设备的所述完全显示模 式，行的数量N’小于列的数量M’，并且N’大于11，而M’大于69。

4.根据权利要求2所述的显示设备，其特征在于，在低功率部分显示 模式中被主动寻址的行和行组的数量N是包含在3和11之间的整数。

5.根据权利要求4所述的显示设备，其特征在于，所述数量N是奇数。

6.根据权利要求1所述的显示设备，其特征在于，在低功率部分显示 模式中，被主动寻址的行和行组的数量N同时由N个行控制信号控制，所 述N个行控制信号包括多个N比特二进制行选择字，其在每个所确定的时 间周期T都改变，以致所有的二进制行选择字的组合，即2^N个不同的二进 制行选择字，在每个长度为2^N·T的连续周期中出现。

7.根据权利要求1或6所述的显示设备，其特征在于，在低功率部分 显示模式中，形成两个相邻的行组(L0，L8)，并且活动区域的行(L1 至L7)被排列在两个相连的行组之间。

8.根据权利要求1所述的显示设备，其特征在于，在低功率部分显示 模式中，形成两个相邻的列组(C0，C68)，并且活动区域的列(C1至 C67)被排列在两个相连的列组之间。

9.根据权利要求1或6所述的显示设备，其特征在于，在低功率部分 显示模式中，N个行控制信号由行控制信号生成器(2)同时生成，并通过 由时钟信号生成器(5)提供的时钟信号(CLK)计时。

10.根据权利要求9所述的显示设备，其特征在于，所述行控制信号 生成器包括：用于存储N比特二进制行选择字并提供N个行控制信号的移 位寄存器(10)；用于将前N-1个比特相加并提供反向信号的NOR逻辑 门(11)；用于将N个不同比特中的两个比特相加的第一异或逻辑门(12)； 以及用于将NOR门的输出和异或门的输出相加以向所述移位寄存器提供 将要在每个时钟信号插入的数据的第二异或逻辑门(13)。