[发明专利]封装基板以及芯片封装结构

说明书

技术领域

本发明是关于一种封装基板以及包含该封装基板的芯片封装结构，并且特别地，根据本发明的封装基板包含与部分引脚相对应的多个标记，让使用者可方便计算引脚数量，进而快速找到欲寻找的引脚的位置。

背景技术

随着半导体技术的进步以及使用者需求的提升，越来越多电子产品需要使用高效能芯片作为运算核心。芯片效能的提升通常也代表输入芯片或由芯片输出的信号数量以及种类的增加，因此，作为信号传输用的引脚(lead)或导线(wire)的数量也需要大量增加。

然而，由于多数电子产品本身或其零组件的体积或尺寸有轻薄化或微型化的趋势，芯片体积也必须随之缩小，因此其外接的引脚或导线也必须更细，并且更紧密地排列。目前，为了确保芯片与引脚或导线的正常导通，并保护芯片以防止其因为碰撞或拉扯等外力造成损伤，常通过封装的方式来达到前述目的。

既有的芯片封装型态包含一种以可挠曲的基板作为芯片承载件的卷带自动接合封装(Tape Automated Bonding)技术，其包含：卷带承载封装(Tape Carrier Package，TCP)、薄膜覆晶封装(Chip On Film，COF)等。此类封装型态是将芯片固定于承载卷带上，并以芯片的凸块或焊垫，与承载卷带的金属导电层对位加压接合，为目前常见的芯片封装技术之一，特别是应用于液晶显示器的驱动芯片的封装。其中，承载卷带上所布设的金属导电层被以例如蚀刻方式图案化形成多根引脚及多个测试垫(test pad)，各引脚的一端与芯片的凸块或焊垫电性连接并向外延伸而分别对应连接该些测试垫中之一。

当芯片接合至承载卷带后，通常需对该封装后的芯片进行电性测试。目前最常用的测试方法为探针测试(probe testing)，其通常借助包含若干探针(probe)的探针卡(probe card)来完成。于测试时，探针可依序接触测试垫表面，以检测该测试垫所连接的引脚所传递的信号是否正常。

若测试结果显示某些特定引脚的电性异常(有可能是引脚断裂、与相邻引脚接触发生短路、与芯片接合区的凸块或者是测试垫接触不良…等所造成)，则操作人员便会将其视为不良品而冲裁掉，并交由相关人员进行失效分析，失效分析通常须以肉眼通过显微镜检视不良品，找出异常的引脚，以判断异常的原因进行分析。

然而，所述引脚动辄数百根，分析人员需要耗费眼力与时间，专注地一根一根计算，找寻出对应异常的测试数据的引脚。如此不仅耗费人力，也没有效率，更容易因为数错而找错引脚，造成事倍功半的结果。

发明内容

因此，本发明的目的在于提供一种封装基板及芯片封装结构，通过封装基板包含与部分引脚相对应的多个标记，让使用者可方便计算引脚数量，进而快速找到欲寻找的引脚的位置，以解决先前技术中的问题。

根据本发明一方面的封装基板包含一柔性介电层、多根第一引脚、多根第二引脚以及多个标记。该柔性介电层定义有一芯片接合区，用以设置一芯片。该多根第一引脚以及该多根第二引脚设置于该柔性介电层上，并分别由该芯片接合区内向外延伸。而该多个标记位于芯片接合区内，并对应该多根第二引脚设置于该柔性介电层上。其中，该多根第二引脚中的每M根第二引脚成为一第二引脚组，并且若干所述第一引脚位于各该第二引脚组之间，M是正整数。

根据本发明另一方面的芯片封装结构包含封装基板以及一芯片。如前所述，该封装基板包含一柔性介电层、多根第一引脚、多根第二引脚以及多个标记。该柔性介电层定义有一芯片接合区，用以设置该芯片。该多根第一引脚以及该多根第二引脚设置于该柔性介电层上，并分别由该芯片接合区内向外延伸。而该多个标记位于芯片接合区内，并且对应该多根第二引脚设置于该柔性介电层上。其中，该多根第二引脚中的每M根第二引脚成为一第二引脚组，并且若干所述第一引脚位于各该第二引脚组之间，M是正整数。

综上所述，当探针测试的数据发生异常，须由人工以肉眼找出有问题的引脚时，借助本发明中对应所述第二引脚的标记的设计，可方便作业人员计算引脚的数目，搭配测试数据，可迅速且有效率地找出异常的引脚。此外，标记的设计还具有辅助定位的功能。

附图说明

关于本发明的优点与精神可以通过以下配合附图对本发明较佳实施例的详述得到进一步的了解，其中：

图1是根据本发明的一具体实施例的封装基板的俯视图。

图2绘示根据本发明的一具体实施例的芯片封装结构的俯视图。

图3A至图3E，分别绘示根据本发明的标记的设置样态的示意图。

图4是根据本发明的一具体实施例的封装基板的俯视图。

图5A及图5B分别绘示根据本发明的标记的设置样态的示意图。