[发明专利]芯片级尺寸封装结构及其制造方法

说明书

技术领域

本发明是有关于一种封装结构及其制造方法，且特别是有关于一种具有高散热效率的芯片级尺寸封装(CSP)结构及其制造方法。

背景技术

随着电子技术的日新月异，追求高速度与外型轻薄短小的高科技电子产品相继问世。而封装产业的主要功能是支持电子产品开发的需求，确保半导体封装件的速度不断提升并能充分发挥其功能，且应用的电子产品能达到轻薄短小以具有市场优势。为满足这些需求，半导体封装件的封装形式不断地发展翻新，其主要发展趋势包括：输入/输出接点(I/O Pads)数增加、信号速度加快、功率大幅上升、脚距日益缩小、连接效率(指封装件内芯片的尺寸和封装件尺寸的比值)提高、多芯片封装等等。因此，过去以导线架(Lead-Frame)的封装形式已无法满足市场的需求，封装产业一路由低阶的双列直插式封装(Dual-In-Line Package，DIP)、小外形封装(SmallOut-line Package，SOP)，薄型小尺寸封装(Thin Small Outline Package，TSOP)等逐渐走向以IC载板的闸球数组(BGA)、覆晶(Flip Chip；FBGA)，乃至于芯片级尺寸封装(Chip Scale Package，CSP)等高阶封装形式，构装型态一直在演变来满足终端应用市场的需求。当然，不论构装型态如何演变，外型轻薄小型化和高散热性一直都是市场追求的重要目标。

芯片级尺寸封装(CSP)结构依照芯片的设置方式大致可区分为：打线连接(WireBond)和覆晶(Flip Chip)型态的封装结构。在打线连接的CSP封装结构中，其散热途径主要为经由塑模的封装胶体(Molding Compound)的传导，将热对流至空气中。而覆晶型态的CSP封装结构中，有两条主要的散热途径：(1)覆晶经由下方锡铅凸块及底层填充材料将热传到基板中，再经由基板及锡球，将热传到外接的PCB中；和(2)热传向上通过封装胶体的传导，再将热对流至大气中。

然而由于封装胶体的传导性较差，若要想再提升封装结构的散热效率，则需要经由其它方式来改善，例如在芯片的上方接黏热扩散片(heat spread)，利用其面积的增加及高热传导系数，以增加其热传量。在现有的芯片级尺寸封装结构(CSPPackage)中，不论是打线连接或是覆晶型态的CSP封装结构，若想在CSP封装结构上设置散热片以提升散热效果，需要经过复杂的制造过程来改良结构，即使改善了散热效果，也相对地提高了制造成本。

因此，如何以较简单的制造程序，制造出具高散热效果的CSP封装结构，以兼具高散热和低制造成本等优点，则为相关业者努力的一目标。

发明内容

有鉴于此，本发明的目的就是在提供一种芯片级尺寸封装(CSP)结构及其制造方法，不但增加封装结构的散热效率，亦可控制封装结构的接口厚度(Bond LineThickness，BLT)，制造出高散热效率和低厚度的封装产品。

根据本发明的目的，提出一种封装结构的制造方法，包括：提供一基板；设置一芯片于基板的正面，且电性连接芯片与基板；形成一导热胶(Thermal ConductivePaste)于芯片的表面；形成一封装胶体(Molding Compound)于该芯片的周围；和应用一削磨工艺(Milling)于封装胶体，使得削磨后封装胶体的高度与导热胶的高度齐平。

其中，芯片可以是利用打线接合或是覆晶接合方式设置于基板上。而导热胶可以是在削磨工艺之前、或是之后形成于芯片的表面处。

若是应用本发明于打线接合的封装结构，则可于芯片的正面(电极面)上形成导热胶，再以削磨工艺去除部分的封装胶体和部分的导热胶。

若是应用本发明于覆晶接合的封装结构，则可于芯片的背面处形成导热胶，再以削磨工艺去除部分的封装胶体和部分的导热胶；或是先于芯片的背面处形成光阻层和于基板上形成封装胶体，再以削磨工艺去除部分的封装胶体，接着再去除光阻层，并于原光阻层的位置形成导热胶，使得导热胶的高度与削磨后的封装胶体的高度齐平。

根据本发明的目的，提出一种芯片级尺寸封装结构，包括：一基板；一芯片，以打线接合或是覆晶接合方式设置于基板的正面；一导热胶，位于芯片的表面处；和一封装胶体，位于芯片的周围，且通过一削磨工艺使得封装胶体的高度与导热胶的高度齐平。

为让本发明的上述目的、特征、和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下：

附图说明

图1A～1H其绘示依照本发明第一实施例的芯片级尺寸封装结构的制造方法。

图2A～2H，其绘示依照本发明第二实施例的芯片级尺寸封装结构的制造方法。