[发明专利]一种循环冗余校验码生成装置及其构建、生成校验码的方法

说明书

技术领域

本发明涉及传输数据校验领域，尤其涉及采用并行电路实现低成本的CRC校验码生成技术。 

背景技术

CRC(Cyclic Redundancy Code，循环冗余校验码)是数据通信中最常用的一种差错校验码，它能够发现传输数据中的单双位错误、奇数个错误，以及长度小于CRC级数的连续错误。 

循环冗余校验方法的原理如下： 

任意一个由二进制位串组成的代码都可以和一个系数仅为‘0’和‘1’取值的多项式一一对应，例如：代码110111对应的多项式为X⁵+X⁴+X²+X+1。 

设发送方要发送的数据对应的多项式为V(x)； 

发送方和接收方约定一个特征多项式g(x)，设该特征多项式的最高次幂为R； 

在要发送的数据的末尾添加R个0，则其相应的多项式为M(x)＝x^RV(x)； 

用M(x)除以g(x)，得到商Q(x)和余式R(x)，则M(x)＝Q(x)g(x)+R(x)；余式R(x)所对应的码值按位取反即为CRC校验码值。 

令T(x)＝M(x)+R(x)，发送方发送T(x)所对应的数据； 

设接收方接收到的数据对应的多项式为T′(x)，将T′(x)除以g(x)，若余式为0(或者是设定的常数)，则接收方认为正确接收到发送方发送的数据；否则，认为接收错误。从而达到对接收的信息流进行校验的目的。 

通过硬件电路得到CRC校验码，可以加快CRC校验码的计算速度。通常可以采用串行、或者并行两种电路来生成CRC校验码。如图1所示的特征 多项式为g(x)＝x¹⁶+x¹²+x⁵+1、生成16位CRC校验码的串行电路，其中，N0-N15为反相器(逻辑取反电路)，在所有信息流都从输入端串行输入后，寄存器(或触发器)R15-R0的输出值即为余式，按位取反后，就得到16位的CRC校验码。 

而如图2所示的特征多项式g(x)＝x¹⁶+x¹²+x⁵+1、生成16位CRC校验码的8级并行电路(即CRC-CCITT16并行8级电路)，其中，N0-N15为反相器(逻辑取反电路)，Y0-Y15为异或门，D0-D7为并行输入端，寄存器(或触发器)R15-R0的输出值即为余式，按位取反后，就得到16位的CRC校验码。根据CCITT(International Consultative Committee for Telephone and Telegraph，国际电话电报咨询委员会)规定，生成CRC-CCITT16类型校验码的现有技术的并行电路中触发器的复位值全为1。 

由于图2所示的电路可以从D0-D7并行输入信息流，则该并行电路生成CRC校验码的速度可以是图1中电路的8倍。因此，并行电路生成CRC校验码的速度要大于串行电路。 

本发明的发明人发现，现有技术的生成CRC校验码的并行电路采用的反相器较多、硬件成本较高、占用电路空间较大。 

发明内容

本发明实施例提供了一种循环冗余校验码生成装置及其构建、生成校验码的方法，用以降低生成CRC校验码的并行电路的成本。