[发明专利]发光元件芯片、曝光装置和图像形成设备有效

专利信息
申请号: 200910129441.0 申请日: 2009-03-18
公开(公告)号: CN101651146A 公开(公告)日: 2010-02-17
发明(设计)人: 近藤义尚 申请(专利权)人: 富士施乐株式会社
主分类号: H01L27/15 分类号: H01L27/15;G03G15/04;G03G15/01;B41J2/47;B41J2/45
代理公司: 北京天昊联合知识产权代理有限公司 代理人: 陈 源;张天舒
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 发光 元件 芯片 曝光 装置 图像 形成 设备
【说明书】:

技术领域

本发明涉及发光元件芯片、曝光装置和图像形成设备。

背景技术

在诸如打印机、复印机或传真机的电子照相图像形成设备中, 在记录纸张上如下形成图像。首先,通过使光学记录单元发光来在均 匀充电的光导体上形成静电潜像,从而把图像信息传输到光导体上。 然后,通过用调色剂进行显影来使静电潜像可见。最后,将调色剂图 像转印并固定到记录纸张上。作为前述的光学记录单元,除了在快速 扫描方向上使用激光束进行激光扫描以执行曝光的光学扫描记录单 元以外,近年来已经在应用使用下述曝光装置的光学记录单元。这种 曝光装置包括大量排列在快速扫描方向上的发光元件芯片,并且每个 发光元件芯片都包括一个发光元件阵列,所述发光元件阵列由一维排 列的发光元件(如发光二极管LED)构成。

日本专利申请特许公开No.2004-207444提出了一种微缩发光元 件头的技术。在该技术中,将发光元件芯片(均包含LED作为发光 元件)构成为薄膜;把发光元件芯片焊接到基片上,该基片具有用于 控制发光元件阵列的集成电路;然后使发光元件阵列和集成电路互 连。

这里,在包括大量一维排列的自扫描型发光元件阵列的曝光装 置中(其中发光元件阵列由具有例如pnpn或者npnp结构的发光晶闸 管构成),需要与用于发光元件阵列的发光信号一样多的排列的发光 元件芯片。于是,曝光装置具有如下问题,即信号线的数量随着发光 元件芯片的数量增加而增加,这会使信号线的布线复杂。

发明内容

本发明提供包含发光元件阵列的发光元件芯片,所述发光元件 阵列具有允许减小复杂度的信号线布线的结构。

根据本发明的第一方面,提供了一种发光元件芯片,其包括: 基片;发光部分,所述发光部分包括多个发光元件,每个发光元件均 具有层叠在基片上的第一导电类型的第一半导体层、层叠在第一半导 体层上的第二导电类型的第二半导体层、层叠在第二半导体层上的第 一导电类型的第三半导体层以及层叠在第三半导体层上的第二导电 类型的第四半导体层,其中第二导电类型是与第一导电类型不同的导 电类型;所述发光元件芯片还包括控制器,包括逻辑运算元件,其执 行逻辑运算操作来使发光部分的多个发光元件执行发光操作,逻辑运 算元件是通过将层叠在基片上的第一半导体层,层叠在第一半导体层 上的第二半导体层,层叠在第二半导体层上的第三半导体层以及层叠 在第三半导体层上第四半导体层中某几个顺次的层进行组合形成的。

根据本发明的第二方面,在发光元件芯片的第一方面中,发光 元件芯片还包括含有多个设置元件的设置部分,所述多个设置元件是 对应于多个发光元件而分别提供的,当设置元件导通时,每个设置元 件都使得发光元件中相应的一个准备好发光,并且每个设置元件都具 有层叠在基片上的第一半导体层、层叠在第一半导体层上的第二半导 体层、层叠在第二半导体层上的第三半导体层以及层叠在第三半导体 层上的第四半导体层。

根据本发明的第三方面,在发光元件芯片的第一方面和第二方 面的任意一个中,所述控制器包括NOT电路作为逻辑运算元件,所 述NOT电路包括:输入电极,信号输入到该输入电极;输出电极, 从该输出电极输出逻辑运算结果;基准电位电极,其被设置为具有基 准电位;以及直流电压电极,其提供直流电压以使第一半导体层和第 二半导体层的结正向偏置,其中第一半导体层连接到基准电位电极, 第二半导体层连接到直流电压电极,第三半导体层连接到输入电极, 第四半导体层连接到输出电极。

根据本发明的第四方面,在发光元件芯片的第三方面中,当第 一导电类型为p型时,空穴为载流子并且当第二导电类型为n型时, 电子为载流子,所述控制器包括NOR电路作为逻辑运算元件,所述 NOR电路由多个共用基准电位电极、直流电压电极和输出电极的 NOT电路构成,该NOR电路分别通过多个输入电极接收多个信号。

根据本发明的第五方面,在发光元件芯片的第三方面中,当第 一导电类型为n型时,电子为载流子并且当第二导电类型为p型时, 空穴为载流子,所述控制器包括NAND电路作为逻辑运算元件,所 述NAND电路由多个共用基准电位电极、直流电压电极和输出电极 的NOT电路构成,该NAND电路分别通过多个输入电极接收多个信 号。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士施乐株式会社,未经富士施乐株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/200910129441.0/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top