[发明专利]多层陶瓷衬底、电子部件以及多层陶瓷衬底的制造方法

说明书

技术领域

本发明涉及多层陶瓷衬底、电子部件以及多层陶瓷衬底的制造方法。 

背景技术

在便携电话等要求高性能且小型的设备增多的当今，多层陶瓷衬底被广泛使用。在一般的多层陶瓷衬底中，层叠有多个陶瓷衬底层，并在各陶瓷衬底层之间形成有具有内部布线的布线层。这些布线层通过被称作导通(via)布线的布线连接。 

在日本特开2007-305740号公报(专利文献1)中公开了这种多层陶瓷衬底的构造例。在该专利文献1所公开的多层陶瓷衬底中具有：层叠多个陶瓷层而成的陶瓷层叠体；形成在上述陶瓷层叠体的一个主面上的凹部；在该凹部的内部露出的连接用电极；以及，以填充在上述凹部内并与上述连接用电极导通的导电性树脂为主体的端子电极。 

然而，在专利文献1所公开的多层陶瓷衬底中，主要是为了提高与母衬底连接的连接端子电极的耐冲击性。因此连接部需要导电性树脂，并且优选该树脂的深度为100μm以上。然而，电极的尺寸越细微，越难以填充树脂、越不容易制造。并且，在所述导电性树脂的表面上稳定地实施金属镀是不现实的。并且，在专利文献1中，公开了Ag-Pd合金或Ag-Pt合金的电阻率较小而适于高频的用途，但没有考虑到在用于对表面安装部件进行连接的表面时对机械强度的影响。 

另一方面，在日本特开2005-286303号公报中公开了如下内容：通过由向内层侧弯曲的绝缘体来覆盖表面的端子电极，由此加强端部，并实现机械强度良好的层叠陶瓷衬底；但是在考虑到工序中的对位精度时，需要使弯曲并向内层侧延长的加强部分的尺寸为50～100μm，因此在适用于小型高密度的将来的制品时具有极限。 

并且，在日本特开2001-189550号公报中公开了如下技术：从多层陶瓷衬底的表面凹陷20μm以下而形成导通孔导体的表面导出部分，并使凸 出(bump)的曲面与凹部的边缘嵌合，由此发挥自身位置修正功能(自定位)。然而，在该专利文献3中也没有考虑将凸出与导通孔导体连接时的机械强度。并且，由于以自定位为目的，所以需要使凹陷深度比较深。在这样比较深地形成凹部时，在对焊膏进行印制成型时，有时容易在凹陷中残留气泡状的气孔而损害电或机械的连接可靠性。这时，即使设置金属镀，由于使用收缩率较大的导电性膏来形成导通导体，所以也存在电镀药液残留在导通孔内壁上，并产生腐蚀的情况。 

然而，在多层陶瓷衬底的最表面上，作为复杂的布线图案形成有LGA(LAND GRID ARRAY)、BGA(BALL GRID ARRAY)或圆形、方形的焊点(pad)状表面电极。这些电极间的间隔变窄为100～150μm的间隔，在半导体封装部件的情况下，通过倒装片安装而存在进一步变窄的趋势。因此，虽然在凸出上形成数百μm的焊球而使用的BGA为主流，但该情况下的焊球数量存在从数十个到数百个、有时为1000个以上的多种。其数量根据半导体元件的用途和功能而各不相同，但每一个电极需要大约50gf以上的连接分配(share)强度。作为基于数百μm的焊球的连接，该数值处于较高水平。 

另一方面，在芯片部件的情况下，电极数量本来就少，优先确保连接强度，而有选择地使用对圆形、方形的焊点状表面电极或LGA进行利用的手法。但是，期望更高密度且高强度的电极这一点不会改变。 

在这种背景下，寻求具有兼具高频性能、绝缘可靠性、耐腐蚀性和高机械强度的端子电极构造的多层陶瓷衬底以及其制造方法。 

发明内容

本发明是鉴于上述情况而进行的，首先，其一个目的在于，实现表层端子电极的窄小化而实现多层陶瓷衬底本身的小型高密度化。并且，其另一目的在于，提供一种多层陶瓷衬底、使用了该陶瓷衬底的电子部件以及该多层陶瓷衬底的制造方法，该陶瓷衬底为，即使端子电极变小也能够通过构造上的构成来提高与表面安装部件等的接合强度，并且电镀药液的残留等导致腐蚀的可能性较低。