[发明专利]放大器电路及其控制方法

权利要求书

1.一种放大器电路，其包括：

第一单元，包括第一放大单元，该第一放大单元包括第一主要电路单元和第一辅助电路单元，而该第一辅助电路单元被配置用以辅助该第一主要电路单元的线性度；以及

第二单元，包括第二放大单元，该第二放大单元包括第二主要电路单元及第二辅助电路单元，而该第二辅助电路单元被配置用以辅助该第二主要电路单元的线性度；

其中，该第一放大单元被配置用以在输入信号的一半周期内导通，而该第二放大单元被配置用以在该输入信号的另一半周期内导通。

2.根据权利要求1所述的放大器电路，其中该第一主要电路单元包括第一晶体管，该第一辅助电路单元包括至少一个第二晶体管，该第二主要电路单元包括第三晶体管，且该第二辅助电路单元包括至少一个第四晶体管。

3.根据权利要求2所述的放大器电路，其中当该第一晶体管为NMOS晶体管时，该至少一个第二晶体管为NMOS晶体管，该第三晶体管为PMOS晶体管，而该至少一个第四晶体管为PMOS晶体管。

4.根据权利要求3所述的放大器电路，其中该第一晶体管的漏极连接至电源，源极连接至参考电位，而栅极连接至第一偏压电压，该至少一个第二晶体管的漏极连接至该电源，源极连接至该参考电位，而栅极连接至第二偏压电压，该第三晶体管的漏极连接至该电源，源极连接至该参考电位，而栅极连接至第三偏压电压，且该至少一个第四晶体管的漏极连接至该电源，源极连接至该参考电位，而栅极连接至第四偏压电压。

5.根据权利要求2所述的放大器电路，其中当该第一晶体管为PMOS晶体管时，该至少一个第二晶体管为PMOS晶体管，该第三晶体管为NMOS晶体管，而该至少一个第四晶体管为NMOS晶体管。

6.根据权利要求5所述的放大器电路，其中该第一晶体管的漏极连接至该电源，源极连接至该参考电位，而栅极连接至第五偏压电压，该至少一个第二晶体管的漏极连接至该电源，源极连接至该参考电位，而栅极连接至第六偏压电压，该第三晶体管的漏极连接至该电源，源极连接至该参考电位，而栅极连接至第七偏压电压，且该至少一个第四晶体管的漏极连接至该电源，源极连接至该参考电位，而栅极连接至第八偏压电压。

7.根据权利要求2所述的放大器电路，其中该第一晶体管通过第一交流耦接电容连接至第一节点，并通过第二交流耦接电容连接至第二节点。

8.根据权利要求2所述的放大器电路，其中该至少一个第二晶体管通过第三交流耦接电容连接至该第一节点。

9.根据权利要求4所述的放大器电路，其中该第一主要电路单元的线性度通过该第二偏压电压来调整，而该第二主要电路单元的线性度通过该第四偏压电压来调整。

10.根据权利要求6所述的放大器电路，其中该第一主要电路单元的线性度通过该第六偏压电压来调整，而该第二主要电路单元的线性度通过该第八偏压电压来调整。

11.根据权利要求2所述的放大器电路，其中该第一主要电路单元的线性度通过该至少一个第二晶体管的宽长比来调整。

12.根据权利要求2所述的放大器电路，其中该至少一个第二晶体管与该第一晶体管的宽长比相同，且该第一主要电路单元的线性度通过该至少一个第二晶体管的数目来调整。

13.根据权利要求2所述的放大器电路，其中该第三晶体管通过第四交流耦接电容连接至第三节点，并通过第五交流耦接电容连接至第四节点。

14.根据权利要求2所述的放大器电路，其中该至少一个第四晶体管通过第六交流耦接电容连接至该第三节点。

15.根据权利要求2所述的放大器电路，其中该第二主要电路单元的线性度通过该至少一个第四晶体管的宽长比来调整。

16.根据权利要求2所述的放大器电路，其中该至少一个第四晶体管与该第三晶体管的宽长比相同，且该第二主要电路单元的线性度通过该至少一个第四晶体管的数目来调整。

17.根据权利要求1所述的放大器电路，其中该第一单元还包括第一输入匹配网络和第一输出匹配网络。

18.根据权利要求1所述的放大器电路，其中该第二单元还包括第二输入匹配网络和第二输出匹配网络。