[发明专利]基于时间压力的时间确定性数据交换装置无效
申请号: | 200910133454.5 | 申请日: | 2008-04-03 |
公开(公告)号: | CN101527687A | 公开(公告)日: | 2009-09-09 |
发明(设计)人: | 杨俊;陈建云;钟小鹏;王跃科;明德祥;黄飞;乔纯捷;杨建伟 | 申请(专利权)人: | 中国人民解放军国防科学技术大学 |
主分类号: | H04L12/56 | 分类号: | H04L12/56 |
代理公司: | 湖南兆弘专利事务所 | 代理人: | 赵 洪 |
地址: | 410073湖南省长沙市砚瓦池正街47号中*** | 国省代码: | 湖南;43 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 基于 时间 压力 确定性 数据 交换 装置 | ||
1、一种基于时间压力的时间确定性数据交换装置,其特征在于:它包括交换模块、时间模块、存储单元、PHY器件组,时间模块与交换模块的输入端相连,PHY器件组与交换模块的输出端相连,所述交换模块包括交换单元、用来与时间模块相连的时间单元以及用来与PHY器件相连的若干个MAC,所述交换单元的输入端口和输出端口之间包括若干组依次相连的输入控制器、输入调度器和输出调度器,输入调度器与输出调度器之间设有缓存交叉链路单元,所述存储单元包括与每个输入端口对应相连的VOQ队列单元以及与每个输出端口唯一对应相连的调度链表单元和时延链表单元。
2、根据权利要求1所述的基于时间压力的时间确定性数据交换装置,其特征在于:所述输入控制器的输出端分别与VOQ队列单元、调度链表单元以及时延链表单元的输入端相连,输入调度器的输入端与VOQ队列单元的输出端相连,调度链表单元的输出端与输入调度器和输出调度器相连,时延链表单元的输出端与输入调度器和输出调度器相连。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国人民解放军国防科学技术大学,未经中国人民解放军国防科学技术大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200910133454.5/1.html,转载请声明来源钻瓜专利网。