[发明专利]能降低耦合效应的移位寄存器无效
申请号: | 200910134053.1 | 申请日: | 2009-04-08 |
公开(公告)号: | CN101510443A | 公开(公告)日: | 2009-08-19 |
发明(设计)人: | 陈勇志;刘俊欣;蔡宗廷;苏国彰 | 申请(专利权)人: | 友达光电股份有限公司 |
主分类号: | G11C19/00 | 分类号: | G11C19/00 |
代理公司: | 隆天国际知识产权代理有限公司 | 代理人: | 张浴月;刘文意 |
地址: | 中国台*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 降低 耦合 效应 移位寄存器 | ||
技术领域
本发明涉及一种移位寄存器,尤其涉及一种能降低耦合效应的移位寄存器。
背景技术
由于液晶显示器(liquid crystal display)具有低辐射、体积小及低耗能等优点,已逐渐取代传统的阴极射线管显示器(cathode ray tube display),因而被广泛地应用在笔记本电脑、个人数字助理(personal digital assistant,PDA)、平面电视,或移动电话等信息产品上。传统液晶显示器的方式是利用外部驱动芯片来驱动面板上的像素以显示图像,但为了减少元件数目并降低制造成本,近年来逐渐发展成将驱动电路结构直接制作于显示面板上,例如将栅极驱动电路(gate driver)整合于液晶面板(gate on array,GOA)的技术。
请参考图1,图1为现有技术中液晶显示装置100的简化方块示意图。图1仅显示了液晶显示装置100的部分结构,包含多条栅极线GL(1)~GL(N)、移位寄存器(shift register)110、时钟脉冲产生器120和电源产生器130。时钟脉冲产生器120可提供移位寄存器110运作所需的起始脉冲信号VST和两个时钟脉冲信号CLK1和CLK2,而电源产生器130可提供移位寄存器110运作所需的操作电压VDD和VSS。移位寄存器110包含有多级串接的移位寄存单元SR(1)~SR(N),其输出端分别耦接于相对应的栅极线GL(1)~GL(N)。依据时钟脉冲信号CLK1、CLK2和起始脉冲信号VST,移位寄存器110可分别通过移位寄存单元SR(1)~SR(N)依序输出栅极驱动信号GS(1)~GS(N)至相对应的栅极线GL(1)~GL(N)。
请参考图2,图2为现有技术的多级移位寄存单元SR(1)~SR(N)中第n级移位寄存单元SR(n)的示意图(n为介于1和N之间的整数)。移位寄存单元SR(n)包含输入端IN(n)、输出端OUT(n)、输入电路(input circuit)10、提升电路20(pull-up circuit)、两个下拉电路(pull-downcircuit)30和34,以及维持电路40。移位寄存单元SR(N)的输入端IN(n)耦接于前一级移位寄存单元SR(n-1)的输出端OUT(n-1),而移位寄存单元SR(n)的输出端OUT(n)耦接于下一级移位寄存单元SR(n+1)的输入端IN(n+1)和栅极线GL(n)。
输入电路10包含晶体管开关T1,其栅极和漏极耦接于输入端IN(n),其源极耦接于端点Q(n),因此能依据栅极驱动信号GS(n-1)来控制的输入端IN(n)和端点Q(n)之间的信号导通路径。提升电路20包含晶体管开关T2,其栅极耦接于端点Q(n),漏极耦接于时钟脉冲产生器120以接收时钟脉冲信号CLK1,而源极耦接于输出端OUT(n),因此能依据端点Q(n)的电位来控制时钟脉冲信号CLK1和输出端OUT(n)之间的信号导通路径。
下拉电路30包含晶体管开关T3~T6,串接的晶体管开关T3和T4在栅极分别接收彼此反向的时钟脉冲信号CLK1和CLK2,并依此产生控制信号至晶体管开关T5和T6的栅极,因此晶体管开关T5能依据其栅极的电位来控制端点Q(n)和电压源VSS之间的信号导通路径,而晶体管开关T6能依据其栅极的电位来控制输出端OUT(n)和电压源VSS之间的信号导通路径。下拉电路34包含晶体管开关T7~T10,串接的晶体管开关T7和T8在栅极分别接收彼此反向的时钟脉冲信号CLK2和CLK1,并依此产生控制信号至晶体管开关T9和T10的栅极,因此晶体管开关T9能依据其栅极的电位来控制端点Q(n)和电压源VSS之间的信号导通路径,而晶体管开关T10能依据其栅极的电位来控制输出端OUT(n)和电压源VSS之间的信号导通路径。
维持电路40包含晶体管开关T11~T13,晶体管开关T11的栅极耦接于输出端OUT(n),用来在栅极驱动信号GS(n)为高电位时,将晶体管开关T5和T6的栅极维持在低电位VSS;晶体管开关T12的栅极耦接于输入端IN(n),用来在栅极驱动信号GS(n-1)为高电位时,将晶体管开关T9和T10的栅极维持在低电位VSS;晶体管开关T13的栅极耦接于输出端OUT(n),用来在栅极驱动信号GS(n)为高电位时,将晶体管开关T9和T10的栅极维持在低电位VSS。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于友达光电股份有限公司,未经友达光电股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200910134053.1/2.html,转载请声明来源钻瓜专利网。