[发明专利]布线电路基板的制造方法

说明书

技术领域

本发明涉及布线电路基板的制造方法，更详细而言，涉及适合在制造带电 路的悬挂基板时使用的布线电路基板的制造方法。

背景技术

在硬盘驱动器中使用带电路的悬挂基板，这种带电路的悬挂基板在用于支 承磁头的悬挂基板上一体地形成有与磁头连接的布线电路图案。带电路的悬挂 基板包括：由不锈钢形成的悬挂基板；形成于其上，由聚酰亚胺形成的基底绝 缘层；以及形成于基底绝缘层上，由铜形成的布线电路图案。

作为这样的带电路的悬挂基板的制造方法，提出了一种如下的方法：例如， 在不锈钢箔基体材料上的由聚酰亚胺形成的绝缘层上形成包括端子部及导线 部的导体图案而成的带电路的悬挂基板中，形成覆盖除端子部和导线部外的导 体图案的覆盖层，在端子部上依次进行电解镀镍和电解镀金而形成端子，之后， 通过化学蚀刻去除导线部(例如参照日本专利特开平10-265572号公报)。

发明内容

然而，在日本专利特开平10-265572号公报所记载的方法中，将通过化 学蚀刻去除导线部的工序设置为独立的工序，在该工序中去除导线部后，通过 化学蚀刻将不锈钢箔基体材料冲裁成规定形状。

另一方面，在制造布线电路基板时，一般需要很多工序，人们期望能削减 工时数。

本发明的目的在于提供一种能削减工时数，提高生产效率的布线电路基板 的制造方法。

本发明的布线电路基板的制造方法的特征是包括：形成：金属支承基板、 在上述金属支承基板上形成的基底绝缘层、在上述基底绝缘层上形成并包括端 子部及从上述端子部连续的镀覆导线的导体层、以及在上述基底绝缘层上形成 以覆盖上述导体层的覆盖绝缘层的层叠工序；在蚀刻上述金属支承基板后，蚀 刻上述基底绝缘层，使上述镀覆导线从上述金属支承基板及上述基底绝缘层露 出的第一蚀刻工序；以及蚀刻露出的上述镀覆导线的第二蚀刻工序。

在本方法中，在第一蚀刻工序中使镀覆导线从金属支承基板及基底绝缘层 露出，之后，在第二蚀刻工序蚀刻镀覆导线。

因此，例如在将端子部作为飞线形成的情况下，可以在使端子部从金属支 承基板露出的工序的同时实施第一蚀刻工序，使镀覆导线露出，接下来，与对 金属支承基板进行外形加工的工序同时地实施第二蚀刻工序，蚀刻镀覆导线。

其结果是，不必将去除镀覆导线的工序设置为独立的工序，可以削减工时 数，提高生产效率。

另外，在本发明的布线电路基板的制造方法中，较为理想的是，在上述第 一蚀刻工序中，在沿层厚方向投影时，在形成有上述基底绝缘层的范围的内侧 蚀刻上述金属支承基板。

在本方法中，在通过第一蚀刻工序形成的金属支承基板的开口部周缘，在 金属支承基板上层叠有基底绝缘层。因此，在第二蚀刻工序中，基底绝缘层覆 盖开口部周缘的金属支承基板的上表面。

其结果是，可以防止开口部周缘的金属支承基板的上表面与镀覆导线一起 被蚀刻。

另外，在本发明的布线电路基板的制造方法中，较为理想的是，上述基底 绝缘层具有与露出的上述镀覆导线对应的台阶部。

在本方法中，基底绝缘层中的台阶部形成得较薄。因此，在第一蚀刻工序 中，需蚀刻的基底绝缘层的厚度较薄，可以缩短蚀刻时间。

其结果是，可以进一步提高生产效率。

另外，在本发明的布线电路基板的制造方法中，较为理想的是，在上述层 叠工序中，形成使上述端子部露出的上述覆盖绝缘层，在上述第一蚀刻工序中， 使上述端子部与上述镀覆导线同时从上述金属支承基板及上述基底绝缘层露 出，在上述第一蚀刻工序后且在上述第二蚀刻工序前还包括从上述镀覆导线向 露出的上述端子部供电来进行镀覆的镀覆工序。

在本方法中，在层叠工序中形成覆盖绝缘层使端子部露出，在第一蚀刻工 序中使端子部与镀覆导线同时露出，在镀覆工序中从镀覆导线向露出的端子部 供电来进行镀覆，之后，在第二蚀刻工序中蚀刻镀覆导线。

因此，可以在使端子部从金属支承基板露出、将端子部作为飞线形成的工 序的同时实施第一蚀刻工序，使镀覆导线露出，接下来，与对金属支承基板进 行外形加工的工序同时地实施第二蚀刻工序，蚀刻镀覆导线。

其结果是，不必将去除镀覆导线的工序设置为独立的工序，可以削减工时 数，提高生产效率。

附图说明

图1是表示形成有多个布线电路基板的布线电路基板集合体片材的一实施 方式的俯视图。