[发明专利]提供安全执行环境的微处理器及其执行安全编码的方法有效
申请号: | 200910137756.X | 申请日: | 2009-04-29 |
公开(公告)号: | CN101533451A | 公开(公告)日: | 2009-09-16 |
发明(设计)人: | G·葛兰·亨利;泰瑞·派克斯 | 申请(专利权)人: | 威盛电子股份有限公司 |
主分类号: | G06F21/02 | 分类号: | G06F21/02 |
代理公司: | 北京市柳沈律师事务所 | 代理人: | 钱大勇 |
地址: | 中国台*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 提供 安全 执行 环境 微处理器 及其 编码 方法 | ||
1.一种微处理器装置,用以在一安全执行环境中执行安全编码,该微处 理器装置包括:
一安全非易失性存储器,用以储存一安全应用程序;以及
一微处理器,通过一私密总线耦接至该安全非易失性存储器,用以执行 多个非安全应用程序与该安全应用程序,其中,该微处理器包括:
一总线接口单元,用以实现在一系统总线上的多个系统总线数据传 输,以存取在一系统存储器内的所述非安全应用程序;以及
一安全非易失性存储器接口单元,通过该私密总线将该微处理器耦 接至该安全非易失性存储器,其中,在该私密总线上用来存取该安全非易失 性存储器的多个私密总线数据传输被隐藏,以避免被该微处理器内多个系统 总线资源以及耦接该系统总线的任何装置所得知察觉,其中,在所述私密总 线上的数据传输被完全地隔离于所述系统总线。
2.如权利要求1所述的微处理器装置,其中,该安全非易失性存储器包 括一快闪只读存储器。
3.如权利要求1所述的微处理器装置,其中,该私密总线包括一串行总 线。
4.如权利要求1所述的微处理器装置,其中,所述私密总线数据传输电 括该安全应用程序的多个部分,且该安全应用程序的所述多个部分根据一加 密算法来加密。
5.如权利要求4所述的微处理器装置,其中,该微处理器所特有的一加 密密钥用来对该安全应用程序的所述多个部分进行加密与解密。
6.如权利要求1所述的微处理器装置,其中,在执行所述非安全应用程 序的期间,该私密总线与该安全非易失性存储器无法被所述非安全应用程序 所得知或存取。
7.如权利要求1所述的微处理器装置,其中,当该安全应用程序储存在 该安全非易失性存储器时,该微处理器产生该安全应用程序的多个选择部分 的多个哈希,且所述多个哈希同时储存在该安全非易失性存储器中。
8.一种在安全执行环境中执行安全编码的方法,包括:
提供一安全非易失性存储器用以储存一安全编码;
通过在一私密总线上完成的多个私密数据传输,来将该安全编码储存在 该安全非易失性存储器,其中,该私密总线耦接该安全非易失性存储器;以 及
通过该私密总线自该安全非易失性存储器撷取该安全编码,以由一微处 理器来执行;
其中,该私密总线隔离于该微处理器中一系统总线的所有的系统总线资 源且位于该微处理器的外部,且该私密总线只可由该微处理器内一安全执行 逻辑电路来得知且存取,以及,
在所述私密总线上的数据传输被完全地隔离于所述系统总线。
9.如权利要求8所述的在安全执行环境中执行安全编码的方法,其中, 该安全非易失性存储器包括一快闪只读存储器。
10.如权利要求8所述的在安全执行环境中执行安全编码的方法,其中, 储存该安全编码的步骤包括完成在该私密总线上多个串行的数据传输以存 取该安全非易失性存储器。
11.如权利要求8所述的在安全执行环境中执行安全编码的方法,其中, 储存该安全编码的步骤包括在储存该安全编码之前,根据一加密算法来对该 安全编码加密。
12.如权利要求11所述的在安全执行环境中执行安全编码的方法,其中, 该微处理器所特有的一加密密钥用来对该安全编码加密,在撷取加密的安全 编码之后用来对该加密的安全编码解密。
13.如权利要求8所述的在安全执行环境中执行安全编码的方法,其中, 在该微处理器执行一非安全编码的期间,该私密总线与该安全非易失性存储 器无法被该非安全编码所得知或存取。
14.如权利要求8所述的在安全执行环境中执行安全编码的方法,其中, 储存该安全编码的步骤包括产生该安全编码的多个选择部分的多个哈希且 同时储存所述多个哈希于该安全非易失性存储器中。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于威盛电子股份有限公司,未经威盛电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200910137756.X/1.html,转载请声明来源钻瓜专利网。