[发明专利]地址信号传输方法及存储器系统有效

申请号：	200910138195.5	申请日：	2009-05-08
公开（公告）号：	CN101882468A	公开（公告）日：	2010-11-10
发明（设计）人：	林永丰;张坤龙	申请（专利权）人：	旺宏电子股份有限公司
主分类号：	G11C16/08	分类号：	G11C16/08;G06F13/16
代理公司：	中科专利商标代理有限责任公司 11021	代理人：	周国城
地址：	中国台湾新竹***	国省代码：	中国台湾;71
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	地址信号传输方法存储器系统
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

技术领域

本发明是有关于一种地址信号传输方法，且特别是有关于一种应用于串行式闪存(Serial flash)的地址信号传输方法。

背景技术

在现有的技术中，串行式闪存(Serial Flash)技术已存在，并被广泛地应用在各种电子产品中。一般来说，串行式闪存经由其输出输入接脚(Pin)序列地接收存取指令及地址信号，并收送存取数据。

一般来说，串行式闪存经由频率信号接脚、芯片选择接脚、输入接脚及输出接脚来分别接收频率信号、接收芯片选择信号、接收存取控制指令与地址信号及输出存取数据。以串行式闪存的读取操作为例，芯片选择接脚接收的芯片选择信号CS持续地为低信号电平，频率信号接脚接收频率信号SCLK，而读取串行数据包括以频率信号SCLK为基准(Clock Based)的8位(Bit)控制指令、24位地址信号及若干笔以8位读取数据，如图1所示。其中在接收到地址信号后的6个缓冲周期(Dummy Cycle)中，闪存根据地址信号指示的起始地址对闪存的存储器阵列进行读取操作。如此，以在n个缓冲周期后提供多笔以8位为单位的读取数据。

然而在上述例子中，闪存需在6个缓冲周期内完成致能字线(WordLine)电压、位线(Bit Line)电压及感测对应的存储区块储存的数据等读取操作。一般来说，过短的读取时间会导致读取结果容易发生错误。因此，如何在现有的通讯协议下争取更多的数据读取时间为业界不断致力的方向之一。

发明内容

本发明是有关于一种存储器系统，其是应用多个输出输入接脚来接收地址数据。本发明相关的存储器系统更根据存储器的存储容量来利用地址信号中若干闲置最高位位(Most Significant Bit，MSB)来传输地址信号中最低位位(Least Significant Bit，LSB)中部份的位。如此，相较于传统闪存，本发明相关的存储器系统可有效地争取更多的数据读取时间。

根据本发明的一方面，提出一种地址信号传输方法，用以传输地址信号至存储器，地址信号被分为一原始最高位位(Most Significant Bit，MSB)群及一最低位位(Lest Significant Bit，LSB)群。地址信号传输方法包括下列步骤。首先传输一MSB群，此MSB群包括一部份的此原始MSB群及一部份的此LSB群。之后传输此LSB群。

根据本发明的另一方面，提出一种存储器系统，包括存储器及主机端电路。主机端电路根据存储器的存储器容量，决定一笔地址信号的一闲置MSB群及一正常位群。主机端电路根据此笔地址信号的一取代位群取代此地址信号中的此闲置MSB群，以于第一传输期间中输出此取代位群至存储器，并于第二传输期间中输出此正常位群至存储器。其中此取代位群对应至此正常位中传输次序最后的位群。

根据本发明的再一方面，提出一种地址信号传输方法，用以传输地址信号至存储器，地址信号传输方法包括下列步骤。首先根据存储器的存储器容量决定地址信号的一闲置MSB群及一正常位群。接着根据此笔地址信号的一取代位群取代地址信号中的此闲置MSB群，其中此取代位群对应至此正常位群中传输次序最后的位群。然后于第一传输期间中输出此取代位群至存储器。之后于第二传输期间中输出此正常位群至存储器。

为让本发明的上述内容能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下。

附图说明

图1绘示传统串行式闪存的读取序列信号的时序图。

图2绘示依照本发明实施例的存储器系统的方块图。

图3绘示乃图2的存储器12的详细方块图。

图4绘示乃存储器12的存储器阵列24的示意图。

图5绘示存储器12的接脚电路的传输信号时序图。

图6绘示存储器12的接脚电路的另一传输信号时序图。

图7绘示存储器12的接脚电路的再一传输信号时序图。

图8绘示存储器12的接脚电路的再一传输信号时序图。

【主要元件符号说明】

1：存储器系统