[发明专利]半导体封装结构及其封装方法

权利要求书

1.一种半导体封装结构，包括：

一基板，具有一芯片容置部、一导通孔及相对应的一第一表面与一第二表面，该芯片容置部及该导通孔从该第一表面贯穿至该第二表面；

一感应式芯片，设于该芯片容置部内并具有一主动表面且包括一接垫，该接垫位于该主动表面；

一第一图案化导电层，形成于该第一表面；

一导通孔导电层，形成于该导通孔并连接于该第一图案化导电层；

一第二图案化导电层，形成于该第二表面并连接于该导通孔导电层；以及

一电性连接部，电性连接该接垫与该第一图案化导电层。

2.如权利要求1所述的半导体封装结构，其中该电性连接部延伸自该第一图案化导电层。

3.如权利要求1所述的半导体封装结构，其中该电性连接部与该第一图案化导电层一体成形。

4.如权利要求3所述的半导体封装结构，更包括：

一介电层，覆盖该第一图案化导电层、该感应式芯片、该电性连接部及该第二图案化导电层；

其中，该介电层具有一第一开孔及一第二开孔，该第一开孔露出该主动表面的一部份，该第二开孔露出该第二图案化导电层的一部分。

5.如权利要求4所述的半导体封装结构，其中该感应式芯片更具有一与该主动表面相对应的芯片表面，该半导体封装结构更包括：

一芯片胶膜(Die Attach Film，DAF)，黏贴于该芯片表面；

其中，该介电层更覆盖该芯片胶膜。

6.如权利要求1所述的半导体封装结构，其中该接垫与该第一图案化导电层之间相距一距离，该电性连接部为一焊线(wire)，该半导体封装结构更包括：

一介电层，覆盖该第一图案化导电层的一部份及该第二图案化导电层；以及

一封胶，包覆该焊线；

其中，该介电层具有一第一开孔及一第二开孔，该第一开孔露出该主动表面的一部份，该第二开孔露出该第二图案化导电层的一部分；

其中，该焊线的一端连接该接垫，该焊线的另一端连接该第一图案化导电层的另一部份。

7.如权利要求6所述的半导体封装结构，其中该感应式芯片更具有一与该主动表面相对应的芯片表面，该半导体封装结构更包括：

一芯片胶膜，黏贴于该芯片表面；

其中，该介电层更覆盖该芯片胶膜。

8.如权利要求1所述的半导体封装结构，其中该感应式芯片的一侧面与该芯片容置部的一内侧壁相距一间隙，该半导体封装结构更包括：

一黏胶，设于该间隙内并连接该感应式芯片的该侧面与该芯片容置部的该内侧壁，以将该感应式芯片固设于该芯片容置部。

9.一种半导体封装结构的封装方法，包括：

提供一基板，该基板具有一第一表面与一第二表面；

形成一芯片容置部及一导通孔于该基板，该芯片容置部及该导通孔从该第一表面贯穿至该第二表面；

设置一感应式芯片于该芯片容置部内，该感应式芯片具有一主动表面且包括一接垫，该接垫位于该主动表面；

形成一第一图案化导电层于该第一表面；

形成一导通孔导电层于该导通孔，该导通孔连接于该第一图案化导电层；

形成一第二图案化导电层于该第二表面，该第二图案化导电层连接于该导通孔导电层；

形成一电性连接部于该接垫与该第一图案化导电层之间，以电性连接该接垫与该第一图案化导电层。

10.如权利要求9所述的封装方法，其中该电性连接部延伸自该第一图案化导电层，且形成该第一图案化导电层的步骤及形成该电性连接部的步骤同时进行。

11.如权利要求10所述的封装方法，更包括：

形成一介电层于该第一图案化导电层、该感应式芯片、该电性连接部及该第二图案化导电层；

形成一第一开孔及一第二开孔于该介电层，该第一开孔露出该主动表面的一部份，该第二开孔露出该第二图案化导电层的一部分。

12.如权利要求11所述的封装方法，其中该感应式芯片更具有一与该主动表面相对应的芯片表面，该半导体封装结构更包括一芯片胶膜，其设于该芯片表面，于形成该介电层的该步骤中更包括：

形成该介电层于该芯片胶膜。