[发明专利]用于制造半导体器件的方法

说明书

相关申请的交叉引用

通过引用将包括说明书、附图和说明书摘要、于2008年8月29日提交的日本专利申请第2008-220638号的公开内容整体结合于此。

技术领域

本发明涉及一种制造半导体器件的技术。具体而言，本发明涉及一种有效地适用于如下制造工艺的技术，在该制造工艺中通过静电夹紧将晶片吸引到台架的顶表面并且冷却晶片。

背景技术

例如，日本待审专利公开第2001-152335号(专利文献1)公开以下真空处理方法：为了允许加热或者冷却体吸引待处理对象并且在真空中加热或者冷却待处理对象，至少在其中待处理对象的温度达到指定温度的间隔期间，将指定电压施加到设置于加热或者冷却体处的吸引电极，从而施加的电压在加热的情况下累积地增加，或者从而施加的电压在冷却的情况下累积地减少。

另外日本待审专利公开第Hei6(1994)-291174号(专利文献2)公开以下晶片吸引和保持方法：将静电夹具的功率源形成为可变电压源，并且减少源电压以便吸引晶片从而减少在晶片上沉积的粒子数目，而在吸引之后增加源电压以便处理从而改进静电夹具的冷却作用。

另外日本待审专利公开第Hei 8(1996)-55905号(专利文献3)公开以下方法：允许在静电夹具的前表面之上的电介质层具有指定表面粗糙度以及即使在高真空之下仍然能够包括惰性气体的槽图案，由此提高晶片温度的均匀性。

另外，日本待审专利公开第Hei7(1995)-335570号(专利文献4)公开用于控制衬底温度的以下方法：在等离子体处理方法中，在衬底与衬底支撑电极之间设置电介质层，并且在衬底与衬底支撑电极之间施加直流电压，因而为了允许衬底支撑电极将衬底用静电吸引到衬底支撑电极，改变直流电压以由此改变静电吸引力，这又改变了衬底温度。

另外日本待审专利公开第Sho 62(1987)-290133号(专利文献5)公开以下干式蚀刻方法：在保持于恒定温度的台架之上放置具有至少一对电极的静电夹具并且改变向这对电极施加的电压，从而改变在待蚀刻对象与台架之间的热接触程度以由此控制待蚀刻对象的温度。

[专利文献1]

日本待审专利公开第2001-152335号

[专利文献2]

日本待审专利公开第Hei6(1994)-291174号

[专利文献3]

日本待审专利公开第Hei8(1996)-55905号

[专利文献4]

日本待审专利公开第Hei7(1995)-335570号

[专利文献5]

日本待审专利公开第Sho62(1987)-290133号

发明内容

由于对半导体产品更高速度和更高密度的装配的需求而已经在20世纪90年代中期开发出了一种采用BGA(球栅阵列)的表面装配技术。目前，各大公司已经在各种不同结构中继续开发尺寸与仍然在晶片状态下制造的半导体芯片相同的封装、即晶片级CSP(芯片尺寸的封装)。晶片级CSP是晶片工艺(预步骤)和封装工艺(后步骤)的合并技术。因此，封装尺寸随着芯片尺寸的减少而减少。出于这一原因，可从晶片获得的半导体芯片数目增加，这可以减少半导体产品的成本。

附带提及一点，利用晶片级CSP中的FC(倒装芯片)-BGA耦合将凸块电极电耦合到提取电极上，该提取电极是半导体器件的最上层布线。因此，在提取电极与凸块电极之间形成用于防止相互扩散的UBM(凸块下金属)。发明人使用镀Au(金)的膜以便获得用于凸块电极的低电阻并且考虑相互扩散防止功能、通用性、成本等将Ti(钛)膜用于UBM。附带提及一点，可以使用通过在Ti膜之下形成例如TiN(氮化钛)膜、Cu(铜)膜或者Cr(铬)膜来获得的叠层膜。

另外，在UBM之上形成Pd(钯)种子层用于提高镀Au的膜的可湿性。这可以在凸块电极与UMB之间实现可以防止凸块电极脱落的强耦合强度。然而，为了形成Pd种子层，存在下面讨论的各种技术问题。

目前，发明人通过溅射工艺来形成Pd种子层。然而当在等于或者高于50℃的温度在晶片的主表面之上形成Pd种子层时，形成下层UBM的Pd和Ti不利地相互反应。因此，首先利用溅射工艺在约200℃到300℃的温度在晶片的主表面之上沉积Ti膜。随后在例如保持于-10℃的具有ESC(静电夹具)功能的台架的顶表面之上装配晶片并且将晶片冷却到例如约为室温。然后通过溅射工艺在晶片的主表面之上沉积Pd膜。