[发明专利]在串行链路中用于编码的链路和线路级分组方案

说明书

技术领域

本发明涉及在串行链路中编码，尤其涉及对8b/10b编码方案的改进。 

发明背景 

诸如高速外设组件互连(PCIe)的一些串行互连使用8b/10b编码方案，所述8b/10b编码方案使用导线上的10位来表示8位的有意义的数据。8b/10b编码方案被设计成确保足够的1-到-0和0-到-1转换密度，使得接收机可以对进入的分组计时。由于编码，这有20％带宽的损失，以及25％传输性能的损失。 

除了编码正负不等的2⁸个可能的数据模式之外，10位编码包括用于各种目的的一些控制字符(也称为K-代码)，诸如确定帧边界。这些大致上可以被分类为分组描述K代码和线路流K代码。分组描述K代码指示分组的开始或结束(例如，STP、SDP、END、EDB)。另一方面，线路流K代码基于每条线路独立地使用，并且用于在链路训练(训练集TS1/TS2)期间使用的有序集、电气空闲进入/退出序列(分别为EIOS和EIES)或用于容忍不同的时钟模式中百万分率(ppm)差异的周期性跳过字符(SKP)有序集。线路流K代码(COM)之一用于独特地标识字节对齐，以及用于从诸如位滑动或添加等差错恢复。除了保证从多个位差错(包括由于诸如位滑动/添加的差错引起的字节对齐的丢失)的最终恢复之外，8b/10b允许对任一单个位翻转差错的有保证的检测(结合CRC)。 

随着基于串行链路的实现变得普遍且这些实现的频率持续增长，有效的编码对于提取多数原始带宽变得很关键。 

替代8b/10b编码并不是没有风险的。需要解决新方案的可靠性的难题。任一新方案必须能够保证现有的差错模型，这确保某些预定数目的位翻转差错检测以及从其它差错类型(包括多位差错、位滑动等)的最终恢复。 

此外，随着频率的增长(例如PCIe 3.0在8GT/s)，可能有需要任一新的编码方案解决的其它差错类型。例如，应当考虑使用判决反馈均衡器(DFE)的接收机设计。根据位模式，DFE可以看到单个位翻转破坏后续位。即使现有的8b/10b方案可能不能检测这些类型的差错。因此，除了保留现有故障模型之外，非常期望在任一线路的位滑动窗口中容许多个位差错。

对于具有串行和并行链路属性的串行链路(诸如PCIe，其中数据字节在多线路链路中的多条线路上成带状)，诸如64/66等现有解决方案不起作用。所提出的方案解决这些问题中的一些。 

附图说明

结合附图，参考以下详细描述，上述各方面和本说明书的许多随后的优点将变得容易明白和理解，其中在所有的各个附图中，相同的编号指示相同的部分，除非另外指明： 

图1是依照一些实施例，使用编码方案的系统的框图； 

图2是依照一些实施例，包括图1的编码方案所使用的前缀和128位序列的(130，128)代码的框图； 

图3是依照一些实施例，由图1的编码方案处理的四种有效载荷及其长度的框图； 

图4是依照一些实施例，由图1的编码方案使用的事务层分组布局的框图，其中CRC[3:0]＝{Length[9:0]，TD，Tmt[1，0]}mod CRC多项式的12阶多项式，END＝字节1到(n/8-1)的逐字节的异或，EDB＝字节1到(n/8-1)的逐字节的同； 

图5是示出依照一些实施例，由图1的编码方案执行的以获取块锁定的操作的流程图； 

图6是示出依照一些实施例，由图1的编码方案执行的用于处理分组的操作的流程图； 

图7是依照一些实施例，由图1的编码方案使用的数据链路层分组布局的框图；以及 

图8是示出依照一些实施例，在处理分组之前由图1的编码方案执行的增强的操作的流程图。 

具体实施方式

依照此处所描述的实施例，揭示了新颖的编码方案，使得物理层能够通过查看一些所选择的位来标识分组的边界，同时改进差错检测性能并对低功率状态维持低开销。通过消除8b/10b编码对物理层的开销，编码方案实现了比现有的8b/10b编码更好的差错检测性能。此外，新颖的编码方案提供了其它差错检测性能、用于退出低功率状态的低开销机制以及用于处理有问题的分组的机制。