[发明专利]一种存储装置及其制造方法

说明书

技术领域

本发明是有关于使用相变化存储材料，像是硫属化物与其它可编程电阻材料的高密度存储装置，以及制造此等装置的制造方法。

背景技术

如硫属化物及类似材料的此等相变化存储材料，可通过施加幅度可适用于集成电路中的电流，而致使晶相在非晶态与结晶态之间变化。一般而言非晶态的特征是其电阻高于结晶态，此电阻值可轻易感测到而用以指示数据状态。这种特性则引发使用可编程电阻材料以形成非易失性存储器电路等兴趣，其可以被随机地存取读写。

从非晶态转变至结晶态一般为一低电流步骤。从结晶态转变至非晶态(以下指称为复位(reset))一般为一高电流步骤，其包括一短暂的高电流密度脉冲以融化或破坏结晶结构，其后此相变化材料会快速冷却，抑制相变化的过程，使得至少部份相变化结构得以维持在非晶态。复位所需的电流幅度可通过降低该存储单元中该相变化存储元件的大小，及/或在电极及该相变化材料间的接点区域来降低，如此可以在较小绝对电流值通过该相变化材料元件的情况下而达到较高的电流密度。

由于该相变化的发生是由加热所导致，因此需要一相对较大的电流来加热该相变化材料并引发所需的相变化。场效晶体管存取装置被提出用做相变化存储单元的驱动器，但是场效晶体管(例如：MOSFET)是较弱的电流驱动器。双极结晶体管(BJT)比起场效晶体管可以提供较大的电流驱动能力，但是在整合双极结晶体管与CMOS周边电路上有着其困难性并具有高度复杂的设计和工艺上的问题。

二极管存取装置已被提出作为相变化存储单元的驱动器。然而，使用掺杂多硅晶所形成的二极管两端或许会具有难以接受的较高关闭状态电流。而使用掺杂单硅晶所形成的二极管两端或许可提供一较适当的较低关闭状态电流，但是要制造具有掺杂的单晶硅所形成的二极管的两端区域是相当复杂。已有提出在二极管结构上包含在一终端为多晶硅而并一终端为单晶硅。可参见美国专利第7,309,921号专利。然而，这样的结构并无完全解决由多晶硅终端的较高关闭状态电流的问题，亦无被提出作为存储单元存取装置的用。可参见美国专利第7,157,314号专利。

因此，需要提供一种可靠的存取装置，其在编程相变化存储单元时可提供充足电流，同时具有一合适地低关闭状态电流，并且在可接受的制造成本以及兼容于高效逻辑电路。

发明内容

本发明揭露一种存储装置包含一存取装置，其具有一PN结，该PN结是以包含一第一导电类型的一第一掺杂半导体区域，以及不同于该第一导电类型的一第二导电类型的一第二掺杂半导体区域，该第一掺杂半导体和该第二掺杂半导体之间定义一PN结，其中该第一掺杂半导体区域是以一单晶半导体所形成，以及该第二掺杂半导体区域包含一多晶半导体。在本发明一实施例中中，该多晶硅区域的掺杂浓度高于该电晶区域的掺杂浓度。该第二掺杂半导体区域是以在一介层孔内的栓塞并穿透一绝缘层的方式来实施，或先图案化一图案化的半导体，再覆盖一绝缘层。

在一些实施例中，该第一掺杂半导体区域包含一淡掺杂P-型半导体，以及该第二掺杂半导体区域包含一较浓掺杂N-型多晶半导体区域，且其具有一掺杂浓度高于该淡掺杂P-型半导体的掺杂浓度；在其它实施例中，该第一掺杂半导体区域包含一淡掺杂N-型半导体，以及该第二掺杂半导体区域包含一较浓掺杂P-型多晶半导体区域。在该多晶硅的该浓掺杂半导体区域具有一掺杂浓度高于该单晶半导体的该淡掺杂半导体区域的浓度，使得该电性连接为在该单晶半导体内当该结为关闭时，因而大大减少该二极管的关闭状态电流。该浓掺杂多晶半导体区域可具有一掺杂浓度，其是在该淡掺杂单晶半导体区域的掺杂浓度(atom/cm³)的10倍以上，而更佳为大于100倍至1000倍。举例来说，该浓掺杂半导体区域大约在10⁺¹⁷至10⁺¹⁹/cm³的掺杂浓度，而该淡掺杂半导体区域具有一掺杂浓度在10⁺¹⁴/cm³至10⁺¹⁶/cm³之间。

在一些实施例中，该单晶半导体是一单晶硅；在一些实施例中，该多晶半导体是一多晶硅。

在一些实施例中，更包含一电性导电覆盖层在该第二掺杂半导体区域之上，以及在一些此等实施例中，该覆盖层包含一金属硅化物。

在一些实施例中，该第二掺杂半导体区域是自动对准于该第一掺杂半导体区域；在一些实施例中，该第二掺杂半导体区域是形成一圆柱在该第一掺杂半导体区域之上。

在一些实施例中，该存储装置更包含一相变化存储元件耦接于该第二掺杂半导体区域。