[发明专利]半导体器件及其制造方法

权利要求书

1.一种半导体器件，包括：

第一晶体管，形成在衬底上并且包括作为其栅绝缘膜的含Hf膜；

第二晶体管，形成在所述衬底上并且具有与所述第一晶体管的导电类型相同的导电类型，并且，作为该第二晶体管的栅绝缘膜，该第二晶体管包括氧化硅膜而不包括含Hf膜；

绝缘膜，形成在所述衬底上；

第一沟槽，形成在所述绝缘膜中；以及

第二沟槽，形成在所述绝缘膜中，

其中，所述第一晶体管包括第一栅电极，该第一栅电极由在所述第一沟槽中形成的第一金属膜和第二金属膜组成，所述第一金属膜覆盖所述第二金属膜的底表面和侧表面，以及

所述第二晶体管包括第二栅电极，该第二栅电极由在所述第二沟槽中形成的所述第一金属膜和所述第二金属膜组成，所述第一金属膜覆盖所述第二金属膜的底表面和侧表面。

2.根据权利要求1所述的半导体器件，其中，

所述第二晶体管的栅绝缘膜具有的等效氧化层厚度EOT大于所述第一晶体管的栅绝缘膜的等效氧化层厚度。

3.根据权利要求1所述的半导体器件，其中，

所述第二沟槽形成在所述绝缘膜中以贯穿所述绝缘膜，进而进一步形成在所述衬底中。

4.根据权利要求3所述的半导体器件，其中，

所述第一沟槽只形成在所述绝缘膜中。

5.根据权利要求3所述的半导体器件，其中，

在形成于所述衬底中的所述第二沟槽中，所述第二晶体管的所述氧化硅膜覆盖所述第一金属膜的底表面和侧表面。

6.根据权利要求1所述的半导体器件，该半导体器件是在所述衬底上形成有存储器区和逻辑区的嵌入式器件，其中，

所述第一晶体管形成在所述逻辑区中，并且

所述第二晶体管形成在所述存储器区中。

7.根据权利要求3所述的半导体器件，该半导体器件是在所述衬底上形成有存储器区和逻辑区的嵌入式器件，其中，

所述第一晶体管形成在所述逻辑区中，并且

所述第二晶体管形成在所述存储器区中。

8.一种制造半导体器件的方法，所述半导体器件包括在衬底上形成的并且具有相同的导电类型的第一晶体管和第二晶体管，所述方法包括：

在要形成所述第一晶体管的第一区域中选择性地形成含Hf膜；

在所述第一区域和要形成所述第二晶体管的第二区域中，形成由多晶硅制成的虚拟栅电极，并且在第一区域中，使用所述虚拟栅电极作为掩模来将所述含Hf膜蚀刻成栅极形状；

使用所述虚拟栅电极作为掩模以在所述衬底中注入杂质，并且执行热处理来形成源/漏区；

在所述衬底上形成用于掩埋所述虚拟栅电极的绝缘膜；

平坦化所述绝缘膜并且暴露所述虚拟栅电极的顶表面；

通过使用覆盖除了所述第二区域之外的区域的第一掩模来去除所述第二区域的所述虚拟栅电极，在所述绝缘膜中形成第二沟槽，以使所述衬底暴露于所述第二沟槽的底部；

在去除所述第一掩模之后，在所述第二区域中，在所述衬底的暴露表面上形成氧化硅膜；

通过使用覆盖除了所述第一区域之外的区域的第二掩模来去除所述第一区域的所述虚拟栅电极，在所述绝缘膜中形成第一沟槽，使得含Hf膜保留在所述第一沟槽的底部；

在去除所述第二掩模之后，在所述衬底的整个表面上形成金属膜，以用所述金属膜掩埋所述第一沟槽和所述第二沟槽；以及

使用化学机械抛光工艺，去除暴露于所述第一沟槽和所述第二沟槽的外部的所述金属膜，以在所述第一沟槽和所述第二沟槽中的每个沟槽中形成栅电极。

9.根据权利要求8所述的方法，其中，

在所述的在所述绝缘膜中的第二沟槽的形成中，使得所述第二沟槽形成在所述绝缘膜中以贯穿所述绝缘膜进而进一步形成在所述衬底中。

10.根据权利要求8所述的方法，其中，

所述的选择性地形成所述含Hf膜包括：

在所述衬底的整个表面上形成所述含Hf膜；以及

选择性地去除在所述第二区域中形成的所述含Hf膜。

11.根据权利要求8所述的方法，其中，

所述衬底是硅衬底，以及

在所述氧化硅膜的形成中，氧化所述衬底的暴露表面以形成氧化硅膜。