[发明专利]具有密封塞子的半导体槽结构及方法

说明书

技术领域

本文件一般涉及半导体设备，且更具体来说，涉及槽结构和形成 方法。

背景技术

在半导体设备技术中槽结构具有许多用途。这些用途包括隔离结 构、控制电极结构、电容器结构、电荷补偿超结结构、以及埋层接触 结构等。槽结构通常用诸如电介质、半导体材料、导体材料或此类材 料的组合的材料填充和/或装衬这些材料或填充材料是槽结构中问题 的常见来源。

例如，填充材料通常在设备结构内引起高水平的压力，这继而导 致缺陷形成并最终使设备失败。具体来说，这些缺陷产生不希望的寄 生电流泄露路径。而且，在一些结构中，硅或多晶硅/氧化物填充材料 产生可能削弱设备性能的寄生MOS设备。此外，半导体填充材料中 的产热载流子(电子和空穴)可能产生不期望的电场，这种电场可能 损坏槽结构的击穿电压或关态电压。此外，用于形成该槽结构的方法 在加工期间通常会在槽的芯区引入污染物。这种污染还可能导致缺陷 形成和设备性能的一般削弱。

因此，需要有效堵塞或密封槽结构，同时降低压力、缺陷、寄生 结构和污染物的结构和方法。

附图说明

图1示出了根据本发明的第一个实施方式的半导体设备放大的 部分剖面图；

图2-6示出了在各个制作阶段的图1的半导体设备放大的部分剖 面图；

图7示出了根据本发明的第二个实施方式的半导体设备放大的 部分剖面图；以及

图8-20示出了在各个制作阶段图7的半导体设备放大的部分剖 面图。

为简化并阐明附图，图中的原件不必成比例，并且不同图中相同 的标号代表相同元件。此外，省略了熟知步骤及元件的说明及细节以 简化说明。如本文所用载流电极是指携带电流穿过设备的设备元件， 如MOS晶体管的源极或漏极、或双极晶体管的发射器或集电极、或 二极管的阴极或阳极；控制电极是指控制电流穿过设备的设备元件， 如MOS晶体管的栅极或双极晶体管的基极。尽管本文将设备解释为 某种N-通道设备，但是本领域的普通技术人员应理解根据本发明P- 通道设备和补充设备也是可能的。为简化附图，设备结构的掺杂区域 图示为具有通常之直线边缘及精确角度边角。然而，所属领域之技术 人员理解由于掺杂物的扩散与活化，掺杂区域的边缘通常可不为直线 且边角可不为精确角度。

此外，本发明的结构可具体表现为蜂窝基极设计(其中主体区域 为多个明显且分开的蜂窝区域)或单一基极设计(其中主体区域为以 细长模式，通常以盘旋模式或中心区域与附加物相连形成的单个区 域)。然而，本发明的一个实施方式在整个说明书中描述为蜂窝基极 设计以易于理解。应当理解本发明意图涵盖蜂窝基极设计和单个基极 设计。

具体实施方式

一般来说，本发明涉及具有一个或多个槽结构的半导体设备，所 述槽结构具有密封或部分密封一个或多个槽的芯区域的塞子。具体来 说，单晶外延半导体层或基本均质的半导体层或塞子沿槽的上侧壁表 面形成。选择所述单晶外延层的厚度以密封或部分密封槽上面部分的 芯区域。下面的发明详述使用两个实理性的实施方式来例示本发明。 第一个实施方式包括具有槽隔离结构的半导体设备，且第二个实施方 式包括具有电荷补偿槽的绝缘栅场效应晶体管(IGFET)设备。应理解 本发明并不限于这两个实施例。

图1示出根据本发明第一实施方式的半导体设备10的部分剖面 图，所述半导体设备10具有一个或多个隔离槽结构322。应理解隔离 槽结构322包括多个单独的槽结构、小室、条纹、或一个连续的槽基 质。设备10包括主体或半导体材料区域110，该区域包括(例如)p- 型硅基板121、和包含n-型导电性的半导体层或阱区124。在一个实 施方式中，半导体层124使用常规外延生长技术形成。在另一实施方 式中，阱区124使用常规的掺杂和扩散技术形成。可用于半导体材料 110或其部分的其它材料包括硅-锗、硅-锗-碳、碳掺杂硅、III-V族材 料、电介质材料等。此外，在一个实施方式中，半导体材料110包括 基板121和半导体层124之间的埋层。