[发明专利]时间至数字转换器与其方法

说明书

技术领域

本发明是关于一种电子电路，特别是关于一种时间至数字转换器。

背景技术

时间至数字转换器是广泛应用于测量两信号间时间差的场合。例如，一 时间至数字转换器可接收第一信号，再接收第二信号，接着输出数字信号。 其中，数字信号表示第一信号与第二信号的时间差值。时间至数字转换器的 特性可包括有：检测范围(detection range)、时间分辨率(timing resolution)、以及非线性(non-linearity)。

检测范围是指时间至数字转换器可以测量的最大时间差值，当检测范围 增加时，一般环型时间至数字转换器可利用其重复循环特性的优点减少延迟 单元的使用量。然而，时间至数字转换器所能检测的最小时间差(即时间分辨 率)，仍易受到其延迟单元的延迟时间影响。

发明内容

本发明的目的之一在提供一种时间至数字转换器，以解决上述的问题。

本发明一实施例提供了一种时间至数字转换器，包含有：第一多相位时 钟产生器，用以接收第一输入时钟，且产生第一组多相位时钟。第二多相位 时钟产生器，用以接收第二输入时钟，且产生第二组多相位时钟；以及时间 至数字转换核心器，用以接收第一组多相位时钟与第二组多相位时钟，以产 生数字输出数值，且数字输出数值对应于为第一输入时钟与第二输入时钟的 时间差值。

本发明的另一实施例提供了一种时间至数字转换器，包含有：多个延迟 单元，用以接收第一输入时钟，产生第一组多相位时钟。相位内插器，将第 二输入时钟与一预设时钟进行相位内插，以产生第二组多相位时钟。以及逻 辑电路，依据第一组多相位时钟与第二组多相位时钟产生一数字值，其中数 字值表示第一输入时钟与第二输入时钟间的时间差值。

本发明另一实施例提供了一种用以决定第一输入时钟与第二输入时钟间 的延迟时间的方法，包含有下列步骤：首先，接收第一输入时钟，以产生第 一组多相位时钟；接收第二输入时钟，以产生第二组多相位时钟；之后，利 用时间至数字转换核心器(Time-to-digital converter core)依据第一组多 相位时钟与第二组多相位时钟产生一数字值；其中数字值是表示第一输入时 钟与第二输入时钟间的时间差值。

附图说明

图1显示本发明一实施例的时间至数字转换器的示意图。

图2显示图1所示时间至数字转换器的一时序图。

图3显示本发明一实施例的环型延迟链的示意图。

图4显示本发明一实施例的一相位内插器的示意图。

图5显示图4相位内插器的一时序图。

图6显示本发明一实施例时间至数字核心的示意图。

图7显示本发明一实施例的一时间至数字转换器校准固定延迟误差的方 法。

[主要元件标号说明]

100  时间至数字转换器              110  第一多相位时钟产生器

120  时间至数字转换核心器          130  第二多相位时钟产生器

205  延迟链         205-1～205-9、405-1～405-2  延迟单元

201、604  多工器                   202  边缘触发闩锁装置

203  单稳态多振动器                410  内插电路

605-1、605-2、...、605-32  触发器  605  触发器阵列

620  正缘检测逻辑器                621  窄脉冲检测逻辑器

601  增量计数器                    602  电平感测透通闩锁器

603、606  加法器                   Mx  乘法器

607、609 延迟元件                  608  保持触发器

具体实施方式

本发明中，揭露了数个特定的详细说明的实施例，如电路、元件、方法， 以令读者充分了解整个发明的实施方式。然而，本领域技术人员应了解本发 明并不限制于此些实施例，只要不脱离本发明的要旨，该行业者可进行各种 变形或变更。而关于众所皆知的技术部分将不再详细说明，以避免模糊本发 明的焦点。