[发明专利]固态成像设备有效
申请号: | 200910142665.5 | 申请日: | 2009-06-05 |
公开(公告)号: | CN101600058A | 公开(公告)日: | 2009-12-09 |
发明(设计)人: | 柴田政范;小林昌弘;菊池伸;樋山拓己 | 申请(专利权)人: | 佳能株式会社 |
主分类号: | H04N5/335 | 分类号: | H04N5/335;H04N3/15 |
代理公司: | 中国国际贸易促进委员会专利商标事务所 | 代理人: | 魏小薇 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 固态 成像 设备 | ||
技术领域
本发明涉及固态成像设备。
背景技术
近年来,在诸如数字静态照相机和数字摄像机之类的图像输入设 备中,固态成像设备的像素数量已增加以提高拍摄的图像的质量。此 外,出现了装载有A/D转换器以实现数字输出的固态成像设备。
作为被装载在固态成像设备上的A/D转换类型的一个示例,存在 列A/D转换类型。作为现有技术文献,引用日本专利申请特开No. H05-48460(专利文献1)。其电路配置在附图中示出。
列A/D转换类型在各像素列具有A/D转换器9,并且并行操作它 们,因此可以提高固态成像设备的读出速度。同时,随着像素小型化, 对各列处布置的A/D转换器9造成严重的布局限制。列A/D转换器的 配置通常具有共用计数器5和灯信号生成电路,并且在每行中具有传 感器信号和灯信号的比较电路,以及累积(accumulation)单元,所 述累积单元在所述比较电路执行比较和确定时存储来自计数器的数 据。当A/D转换的比特的数量增加以便提高图像质量时,如果要在与 比特数量增加的情况相同的时段中执行处理,则计数器的操作速度需 要与2的幂成比例地增大。
此外,在装载有列A/D转换器的传感器中,在某一行的传感器输 出的A/D转换期间,输出前一行的A/D转换数据以便提高操作速度, 因此需要保持前一行的转换数据的累积单元。
图8中示出日本专利申请特开No.H05-48460的图1。因为在沿 行的方向上布置多个累积单元,因此图8中公开的配置具有像素之间 的宽度增大的问题。
发明内容
本发明的一个目的是提供一种可容易地降低沿行的方向上的像素 布置间距的固态成像设备。
本发明的一种固态成像设备包括:以二维阵列布置的多个像素, 用于生成基于光电转换的图像信号;计数器,所述计数器对于像素的 多个列被共用地布置,以对n比特的数字值进行计数和输出;多个第 一累积单元,所述第一累积单元被布置为使得数量为n的第一累积单 元与像素的每个列对应地布置,并且每个第一累积单元保持从计数器 输出的n比特的数字值中的一个比特的数字值;多个第二累积单元, 所述第二累积单元与第一累积单元对应地布置,用于保持从第一累积 单元传送的数字值;累积单元间布线,用于在所述第一累积单元和所 述第二累积单元之间连接;以及A/D转换器,用于将基于像素生成的 图像信号的、来自计数器的n比特的数字值写入到数量为n的第一累 积单元中,所述固态成像设备的特征在于,对应于像素的每一列,被 布置用于保持n比特的数字值的数量为n的所述第一累积单元中的第 m比特(1≤m≤n)的第一累积单元与被布置为用于保持n比特的数字 值的数量为n的所述第二累积单元中的第m比特(1≤m≤n)的第二累 积单元被相邻地布置,使得第m比特的所述第一累积单元和所述第二 累积单元被配对,并且数量为n的对被布置在沿像素列的方向上。
所述固态成像设备的在沿行的方向上的像素布置间距被容易地减 小。
通过参照附图阅读示例性实施例的以下描述,本发明的其它特征 将变得清晰。
附图说明
图1是示出本发明的第一实施例的配置示例的图。
图2是示出固态成像设备的配置示例的图。
图3是示出本发明的第二实施例的配置示例的图。
图4是示出本发明的第三实施例的配置示例的图。
图5是示出本发明的第四实施例的配置示例的图。
图6是示出根据本发明的累积单元的配置示例的图。
图7是示出根据本发明的累积单元的配置示例的图。
图8是引用专利文献1的图1的图。
具体实施方式
此后,将参照附图描述本发明的实施例。
(第一实施例)
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于佳能株式会社,未经佳能株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200910142665.5/2.html,转载请声明来源钻瓜专利网。
- 上一篇:信号发送装置、方法和信号接收装置、方法
- 下一篇:振动式线性致动器