[发明专利]形成半导体结构的方法

说明书

技术领域

本发明涉及一种半导体装置，特别是涉及一种锗纳米线(Nano-Wires)以及设有锗鳍片的场效晶体管(Fin Field-Effect Transistors，FinFETs)的结构与形成方法。

背景技术

锗是一种现有习知的半导体材料。锗的电子迁移率(Electron Mobility)与电洞迁移率(Hole Mobility)大于硅，因此使得锗成为形成集成电路的良好的材料。然而，在过去，由于硅的氧化物(氧化硅)可轻易地使用于金属氧化半导体(MOS)晶体管的栅极介电层中，因此硅获得较多的欢迎。MOS晶体管的栅极介电层可利用硅基材的热氧化而方便形成。另一方面，锗的氧化物可溶于水中，因此并不适合用于栅极介电层的制作。

随着MOS晶体管的栅极介电层中高介电系数(High-K)的介电材料的使用，氧化硅所提供的便利性将不再是一个大优势，因此重新检视锗于集成电路上的应用。聚焦在锗纳米线的锗的最新研究已经被提出，其中锗纳米线是使用于鳍式场效晶体管中。

半导体工业所面对的一个挑战是降低MOS晶体管的漏电流(Leakage)，且增加锗鳍式场效晶体管的驱动电流(Drive Currents)，亦即需形成绝缘层上覆锗(Germanium-On-Insulator，GOI)结构。然而，GOI基材(以及绝缘层上覆应变锗(Strained GOI，SGOI)基材)的价格高于硅基材价格好几倍，且购买GOI基材或SGOI基材对于晶圆代工厂而言并不实用。

在主体硅(Bulk Silicon)上形成锗层的方法亦已被探讨过。例如，使用二维(Two-Dimensional，2D)或三维(Three-Dimensional，3D)缩合法(Condensations)在主体硅上形成锗层或纳米线的方法已被提出过。有二种形成锗层的方法。一种是在主体硅基材上形成硅锗层。此方法带来较少的成本。然而，由于二维或三维缩合法需要较高的温度(例如：1000℃或以上)来将硅移动至硅锗层的表面，锗原子将穿透至主体硅基材中。其导致的结果为：在主体硅基材中锗浓度为渐次变化，且无法形成纯锗层。

另一方面，假如二维及/或三维缩合法是由包括硅锗(SiGe)层于埋藏氧化层(Buried Oxide Layer，BOX)的基材(其中埋藏氧化层更位于硅基材上)开始执行，则锗的向下移动可能会受阻于埋藏氧化层，且将会形成实质纯锗纳米线。然而，具有SiGe/BOX/硅基材结构的基材非常昂贵，故此方法在集成电路的量产上依然不实用。

然而，在此技术领域所需的是，在不带来高成本的同时，结合锗以利用其高电子迁移率及电洞迁移率的特点的优势的结构与形成方法。

由此可见，上述现有的形成半导体结构的方法在方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般方法又没有适切的方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的形成半导体结构的方法，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。

发明内容

本申请案是与2008年5月6日所提出且名称为“设有介电击穿阻止层的锗鳍式场效晶体管(FinFETs Having Dielectric Punch-ThroughStoppers)”的美国专利申请案12/116,074有关，在此将其整体内容一并列入作为参考。

本发明的主要目的在于，克服现有的形成半导体结构的方法存在的缺陷，而提供一种新的形成半导体结构的方法，所要解决的技术问题是使其在兼顾成本的先决条件下，将锗的高电子迁移率及电洞迁移率的特点应用鳍式场效晶体管中，非常适于实用。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种形成半导体结构的方法，其包括：提供一复合基材，包括一主体硅基材与紧邻于该主体硅基材之上的一硅锗层；对该硅锗层执行一第一缩合，以形成一缩合硅锗层，其中该缩合硅锗层具有一均匀的锗浓度；蚀刻该缩合硅锗层与该主体硅基材的一顶端部分，以形成一复合鳍片，其中该复合鳍片包括一硅鳍片与位在该硅鳍片上的一缩合硅锗鳍片；氧化该硅鳍片一部分；以及对该缩合硅锗鳍片执行一第二缩合。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的形成半导体结构的方法，其中所述的第一缩合是在介于825℃至880℃之间的一温度下执行以转换整个该硅锗层成该缩合硅锗层。