[发明专利]具有气隙的穿透硅通孔

说明书

技术领域

本发明通常涉及集成电路，更具体地，涉及具有穿透硅通孔的半导体器件。

发明背景

自从发明了集成电路(IC)，由于各种电子部件(即晶体管、二极管、电 阻、电容等)的集成密度的持续提高，所以半导体工业已经经历了连续地快速 增长。在极大程度上，集成密度的这种提高来自最小特征尺寸的不断减小，使 得允许更多的部件集成到给定的芯片区域内。

这种集成度提高本质上基本是二维(2D)的，因为被集成部件占用的体 积基本上在半导体晶片的表面上。虽然光刻的显著提高已经使得2D IC构成有 显著的改进，但是存在能够在二维中实现的密度的物理限制。其中一个限制是 制成这些部件需要的最小尺寸。而且，当在同一个芯片中放置更多的器件时， 需要更复杂的设计。

在试图进一步增加电路密度时，已研究了三维(3D)IC。在3D IC的典型 形成工艺中，两个管芯键合在一起且在每个管芯和衬底上的接触焊盘之间形成 电连接。例如，一种尝试涉及在两个管芯的顶部彼此键合。堆叠的管芯则被键 合到载体衬底且引线键合电耦合每个管芯上的接触焊盘与载体衬底上的接触 焊盘。然而，这种尝试需要比用于引线键合的管芯大的载体衬底。

最近的尝试集中在穿透硅通孔(TSV)上。通常，通过穿过衬底来蚀刻垂 直通孔并用导电材料例如铜填充该通孔来形成TSV。在用导电材料填充通孔之 前沿着通孔的侧壁形成电介质衬垫，一般是四乙基原硅酸盐(TEOS)。然而， TEOS的介电常数约为4.2，由此产生了潜在的大电容。该大电容反之会不利地 影响电阻-电容(RC)电路的性能。

于是，需要形成TSV结构的更好结构和方法。

发明内容

通过为半导体器件提供穿透硅通孔的本发明的实施例，总地来说简化、解 决或避开了这些和其它问题，并且通常实现了技术优势。

根据本发明的实施例，提供一种半导体器件。该半导体器件包括具有通过 其延伸的穿透硅通孔的半导体衬底。气隙介于穿透硅通孔和该半导体衬底之 间。

根据本发明的另一个实施例，提供一种形成半导体器件的方法。提供具有 第一侧和与第一侧相对的第二侧的半导体衬底。开口形成在半导体器件中，并 且沿着开口的侧壁形成第一电介质层。其后，在第一电介质层上方的开口中形 成导电材料。使半导体衬底的第二侧变薄，以暴露第一电介质层，然后其被移 除。在移除第一电介质层之后，在半导体衬底的第二侧上形成第二电介质层， 以在开口中密封气隙。

根据本发明的再一个实施例，提供形成半导体器件的另一种方法。该方法 包括提供具有穿透硅通孔的半导体衬底，穿透硅通孔从电路侧部分地穿过半导 体衬底延伸，其中提供介于所述穿透硅通孔和半导体衬底之间的衬垫。使所述 半导体衬底的背面变薄，以便暴露衬垫，并且至少暴露一部分所述衬垫。至少 一部分衬垫介于所述穿透硅通孔和半导体衬底之间，围绕着所述穿透硅通孔在 半导体衬底的背面上形成开口。在开口上方形成电介质层，使密封的气隙介于 穿透硅通孔和半导体衬底之间。

附图说明

为了更全面地理解本发明及其优点，现在结合附图参考下面的描述，其中：

图1至5分别示出了形成根据本发明的实施例可以使用的半导体器件的各 个中间阶段。

具体实施方式

下面详细论述现有优选实施例的制作和使用。然而，应该意识到，本发明 提供了许多可应用的发明概念，这些概念可以在广泛不同的具体上下文中实 施。论述的具体实施例仅是说明制造和使用本发明的具体方式，并不限制本发 明的范围。

在图1-4中示出了形成管芯的方法的中间阶段，该管芯具有适用于三维 集成电路(例如，堆叠管芯结构)或背面键合结构的穿透硅通孔。贯穿本发明 的不同图和说明性实施例，相同的附图标记用来指示相同的元件。

首先参考图1，示出了半导体衬底110，具有形成在其上的电子电路112。 半导体衬底110可以包括例如掺杂或不掺杂的体硅或绝缘体上半导体(SOI) 衬底的有源层。通常，SOI衬底包括形成在绝缘体层上的一层半导体材料，例 如硅。该绝缘体层可以是例如掩埋氧化物(BOX)层或氧化硅层。该绝缘体 层提供在衬底上，典型地为硅或玻璃衬底。还可以使用其它衬底，例如多层的 或梯度衬底。