[发明专利]非同步乒乓计数器

说明书

技术领域

本发明涉及计数器技术，尤其涉及一种非同步乒乓计数器(asynchronous ping-pong counter)。

背景技术

在本说明书中，计数器定义为一种电路构件，是用以接收一快速时钟脉 冲及一缓慢时钟脉冲，进而产生一输出值；上升沿(rising edge)是定义为 一数字信号数字信号从逻辑低电平至逻辑高电平的转换过程(transition)。 计数器所产生的输出值是代表该缓慢时钟脉冲的相邻二个上升沿之间，该快 速时钟脉冲的上升沿发生的次数。一同步计数器(synchronous counter)是利 用该快速时钟脉冲作为计数脉波来对该缓慢时钟脉冲进行过采样，并根据该 采样结果来决定计数脉波的上升沿次数。

然而，假设该快速时钟脉冲的频率极高，例如：5GHz，且该缓慢时钟脉 冲的频率极低，例如：10MHz，倘若利用目前现存的同步计数器来实施，则几 乎不可能符合每一触发器(flip-flop)对设定时间(setup time)与保持时间 (hold time)的时序要求。

发明内容

本发明的目的之一是提出一种非同步乒乓计数器，以解决上述问题。

为实现上述目的，本发明的非同步乒乓计数器，包含一第一非同步计数 器、一第二非同步计数器及一控制器，该非同步乒乓计数器具有一第一状态 及一第二状态，其中，在该第一状态下，该第一非同步计数器计算一输入时 钟脉冲信号，该第二非同步计数器保持一第二计数输出值；在该第二状态下， 该第二非同步计数器计算该输入时钟脉冲信号，该第一非同步计数器保持一 第一计数输出值；以及该控制器根据该输入时钟脉冲信号之采样结果，来决 定进入该第一状态或该第二状态。

本发明之另一个目的是提供一种装置，包含一第一非同步计数器、一第 二非同步计数器、一输入选择器、一输出选择器及一控制器，该控制器是控 制该装置操作于一第一状态或一第二状态，其中，在该第一状态下，该输入 选择器选择输出一第一时钟脉冲信号当作该第一非同步计数器之输入，以及， 该输出选择器选择输出该第二计数器的输出值当作该装置的输出；以及，在 该第二状态下，该输入选择器选择输出该第一时钟脉冲信号当作为该第二非 同步计数器的输入，以及，该输出选择器选择输出该第一计数器的输出值当 作为该装置的输出。

本发明的另一个目的是提供一种计数方法，包含以下步骤：交替地选择 一第一非同步计数器及一第二非同步计数器中之一，用以计算一输入信号； 当选择该第一非同步计数器来作计算时，选择该第二非同步计数器的输出值 当作输出；以及，当选择该第二非同步计数器来作计算时，选择该第一非同 步计数器的输出值当作输出。

本发明的其他目的和优点可以从本发明所公开的技术特征中得到进一步 的了解。为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特 举实施例并配合附图，作详细说明如下。

附图说明

第1A图显示本发明非同步乒乓计数器的一实施例的框图。

第1B图显示第1A图的非同步乒乓计数器的时序图。

第2图为本发明非同步乒乓计数器的一实施例的架构示意图。

第3图显示第2图的非同步计数器的时序图。

第4图显示本发明非同步计数器的一实施例的架构示意图。

主要元件符号说明

100非同步乒乓计数器

200双重非同步计数器

201第一多路复用器

202第二多路复用器

203第三多路复用器

204第一非同步计数器

205第二非同步计数器

210边沿检测器

211第一触发器

212第二触发器

213、223、224“与”门

220有限状态机

221第三触发器

222第四触发器

223、224“与非”门

400-0～400-(N-1)触发器

具体实施方式