[发明专利]静电放电保护电路及静电保护方法

说明书

技术领域

本发明有关于静电放电(electrostatic discharge，ESD)保护电路，更具体地， 有关于可允许足够时间来对静电信号进行放电的静电放电保护电路及其方法。

背景技术

参考图1，图1为现有技术中静电放电保护电路10的示意图，静电放电保 护电路10用于保护集成装置20以免受到静电信号的损坏。静电放电保护电路 10包括低通滤波器11、反相器(inverter)12和放电电路13，其中低通滤波器11 包括电阻器R和电容器C，反相器12包括PMOS晶体管Mpa和NMOS晶体管 Mna，放电电路13包括NMOS晶体管Mnb。低通滤波器11、反相器12和放电 电路13之间的连接如图1所示。并且第一焊盘14耦接第一端点N₁，第二焊盘 15耦接第二端点N₂，第二端点N₂的电压为V_gnd。

参考图2，图2为图1所示现有技术中静电放电保护电路10的端点N₁、N₃和N₄各自的电压V_a、V_c和V_d的时间图。最初，端点N₁、N₃和N₄的电压V_a、 V_c和V_d分别设置为零。也就是，最初，PMOS晶体管Mpa、NMOS晶体管Mna 和NMOS晶体管Mnb截止(turn off)。当静电信号(即电压V_a)在时间t₁注入第 一焊盘14(其中静电信号在时间t₁时有一尖峰电压V₁’)，PMOS晶体管Mpa将 会在时间t₁瞬间导通(turn on)，以对第一焊盘14上的电压V_a进行放电。因此， 如图2所示，电压V_a将在瞬间减小为电压V₃’。并且，端点N₄处电压将在时间 t₁瞬间充电为电压V₂’。因此，电压V₂’导通NMOS晶体管Mnb以对电压V_a进 行放电。同时，低通滤波器11对电压V_a进行低通滤波，以产生电压V_c。如图2 所示，由于电阻器R和电容器C的低通滤波特性，电压V_c将逐渐增加。经过时 间段Δt’之后，电压V_c将达到电压V4，并导通NMOS晶体管Mna，以对端点 N₄的电压V_d进行放电。接着，PMOS晶体管Mpa和NMOS晶体管Mnb将截止。 请注意，在时间段Δt’中，电压V_c逐渐增加，端点N₄的电压V_d逐渐减小，也就 是，由PMOS晶体管Mpa和NMOS晶体管Mnb传导的电流逐渐减小，由NMOS 晶体管Mna传导的电流逐渐增加。因此，如图2所示，在NMOS晶体管Mnb 于时间t₂截止后，端点N₁的电压V_a可大幅增加。意味着，静电信号导致的端点 N₁的电荷在时间段Δt，内不能够由NMOS晶体管Mnb进行完全放电。根据现有 技术，端点N₁处增加的电压会影响集成装置20的正常操作。

发明内容

由于现有技术中不能够对静电信号完全放电，以及集成装置的端点处不断 增加的电荷会影响集成装置的正常操作，本发明提供一种静电放电保护电路及 静电保护方法。