[发明专利]用于单芯片多处理器的自适应高速缓存组织

说明书

技术领域

本发明通常涉及单芯片多处理器高速缓存领域。本发明尤其还涉及用 于单芯片多处理器的无定形高速缓存(amorphous cache)。

背景技术

具有多个处理器核心的单芯片多处理器(CMP)系统可利用分片式架构 (tiled architecture)，其中，每一片(tile)都具有一个处理器核心、一个私有高 速缓存(L1)、一个第二私有或共享高速缓存(L2)以及一个用来跟踪被缓存 的私有拷贝的拷贝的目录。常规上，这些分片式架构可具有两种L2组织 方式中的一种。

由于线程之间会共享结构化数据，所以，执行多线程工作的CMP系 统可以利用共享L2高速缓存方式。与私有L2高速缓存相比，共享L2高 速缓存方式由于没有数据重复，因此可将有效的L2高速缓存容量最大化， 而且还提高了平均命中等待时间。这些设计可把L2高速缓存和目录视为 一种结构。

执行标量的和对等待时间敏感的工作的CMP系统更愿意利用私有L2 高速缓存组织来对等待时间优化，这是以由可能的数据重复所引起的有效 高速缓存容量的可能减少为代价的。私有L2高速缓存可提供高速缓存隔 离，但不允许高速缓存借用(cache borrowing)。在一些核心上的高速缓存密 集型应用可能无法从不活动的核心或运行小数据占用空间应用的核心借用 高速缓存。

某些普通的CMP系统可具有三级高速缓存。L1高速缓存和L2高速 缓存可形成两个私有级别。第三L3高速缓存则可在所有核心之间共享。

附图说明

应当理解，这些附图仅描述了本发明的典型实施例，并且，不能因此 认为其限制了本发明的范围，将通过使用附图、利用附加特征和细节来描 述和解释本发明，其中：

图1在框图中示出了具有私有和共享高速缓存的单芯片多处理器的一 个实施例；

图2在框图中示出了具有无定形高速缓存架构的单芯片多处理器的一 个实施例；

图3在框图中示出了单芯片多处理器片的一个实施例；

图4在框图中示出了执行数据分配的单芯片多处理器的一个实施例， 其中，该单芯片多处理器具有无定形高速缓存；

图5在流程图中示出了用于在具有无定形高速缓存的单芯片多处理器 中对数据块拷贝进行分配的方法的一个实施例；

图6在框图中示出了执行数据迁移的单芯片多处理器的一个实施例， 其中，该单芯片多处理器具有无定形高速缓存；

图7在流程图中示出了用于在具有无定形高速缓存的单芯片多处理器 中进行数据复制的方法的一个实施例；

图8在框图中示出了执行复制牺牲的单芯片多处理器的一个实施例， 其中，该单芯片多处理器具有无定形高速缓存；

图9在流程图中示出了用于在具有无定形高速缓存的单芯片多处理器 中进行数据牺牲的方法的一个实施例；

图10在框图中示出了具有组合的无定形高速缓存存储体和目录结构 的单芯片多处理器的一个实施例。

具体实施方式

将在以下说明书中阐述本发明的附加的特征和优势，通过参考说明书， 一部分特征和优势将是显而易见的，或者可通过实践本发明来理解这些特 征和优势。可通过在所附权利要求书中专门指出的手段和组合来实现和获 得本发明的特征和优势。本发明的这些和其它特征将通过参考以下说明书 和所附权利要求书而变得更加显而易见，或者可通过实践如这里所阐述的 本发明来加以理解。

下面将详细论述本发明的各种实施例。尽管论述了特定的实现，但是 应该理解这仅是为了说明的目的。相关领域的技术人员将认识到，可以使 用其它组件和配置，而不会偏离本发明的精神和范畴。

本发明包括多种实施例，诸如方法、装置、计算机指令集合，以及涉 及本发明基本概念的其它实施例。公开了一种方法、单芯片多处理器片 (tile)，以及具有无定形高速缓存的单芯片多处理器。初始处理核心可从数 据存储装置中获取数据块。邻近初始处理核心的初始无定形高速缓存存储 体(bank)可存储初始数据块拷贝。本地存储体目录(directory)可登记该初始 数据块拷贝。