[发明专利]制造存储栅像素设计的方法

说明书

本申请为2005年8月15日提交的题为“制造存储栅像素设计的方法”的中国专利申请No.200580035207.1的分案申请。

技术领域

本发明一般涉及半导体装置领域，更具体地涉及制造包括存储栅的像素的方法。

背景技术

CMOS成像器包括像素单元的焦平面阵列，每个单元包括用于在衬底的掺杂区中产生光生电荷的铺设在衬底上的光传感器，例如光电栅、光电导体或发光二极管。在CMOS成像器中，像素单元的活动部件、例如四晶体管(4T)像素执行如下必要的功能：(1)光子至电荷的转换；(2)将电荷转移到浮动扩散区；(3)在将电荷转移到浮动扩散区之前将浮动扩散区复位到已知状态；(4)选择像素单元以用于读出；以及(5)基于光子转换的电荷来输出和放大表示复位电压和像素信号电压的信号。由源极跟随器输出晶体管将位于浮动扩散区处的电荷转换成像素或复位输出电压。

示范CMOS成像电路、其处理步骤和成像电路的多种CMOS部件的功能的详细描述在如下专利中有描述，例如美国专利号6140630、美国专利号6376868、美国专利号6310366、美国专利号6326652、美国专利号6204524和美国专利号6333205，它们全部转让给Micron Technology有限公司。前述专利的每个公开通过引用全部结合于本文。

图1A和图1B中图示了常规CMOS四晶体管(4T)像素单元10的示意图。图1A是单元10的俯视图；图1B是图1A中单元10沿直线A-A’的截面图。图示的单元10包括铰接(pinned)光电二极管13作为光电传感器。或者，CMOS单元10可以包括光电栅、光电导体或其他光子至电荷转换装置来取代铰接光电二极管13作为光生电荷的初始累积区域。光电二极管13包括在p型半导体衬底层2中形成的p+表面累积层5和下面的n-累积区14。

图1的像素单元10具有用于将n-累积区域14中生成的光电荷转移到浮动扩散区域3(即存储区域)的转移栅7。浮动扩散区域3还连接到源极跟随器输出晶体管的栅27。源极跟随器输出晶体管将输出信号提供到具有栅37的行选择访问晶体管，栅37用于选择性地选通至端子(未示出)的输出信号。在每个电荷从光电二极管13的n-区域14转移之前，具有栅17的复位晶体管将浮动扩散区域3复位到指定的电荷级。

图示的铰接光电二极管13在p型衬底2上形成。例如还有可能在n型外延层中具有p型衬底基极。光电二极管13的n-累积区13和p+累积区5被分隔在绝缘区9和电荷转移栅7之间。图示的常规铰接光电二极管13具有p+/n-/p-结构。

包括CMOS成像器像素10的成像器像素通常具有低信噪比以及窄动态范围，因为它们无法充分地收集、转移和存储光电传感器的光敏区域所收集的电荷。此外，这些像素还承受kTC噪声的影响，这种噪声是像素复位期间生成的一种热相关噪声。kTC噪声涉及扩散区域或存储电容器复位期间电压的随机变化。

因为像素电信号的大小非常小，所以像素的信噪比和动态范围应该尽可能高。此外，客户需求越来越倾向于要求更高动态范围的应用。使用附加的栅来增加像素的功能操作(例如电子快门)，然而会增加像素的大小或降低像素的填充系数。

为解决缩放的像素中的白噪声同时提供电子快门而提出的一个发明是快门栅。当在像素设计中实现快门栅时，还添加存储节点，以便将光电二极管13内累积的电荷通过快门栅转移到存储节点。附加的存储节点能够在电荷转移到浮动扩散节点之前使浮动扩散节点复位和读出，由此能够实现相关的双取样和kTC噪声的降低。像素可以存储的电荷量也增加了，因为选通的存储节点具有比光电二极管节点更大的电荷存储容量。引入快门栅的像素的示例是转让给MicronTechnology有限公司的美国申请号10/721191，它通过引用结合于本文。

此外，在常规像素单元中，当电荷从光转换装置转移到读出电路时，在光生电荷的路径中可能存在势垒。这种势垒可能阻止一部分光生电荷达到读出电路，由此降低像素单元的电荷转移效率，同时也降低最终图像的质量。因此，所需要的是一种相对简单的方法，用于利用具有电荷丢失低的良好电荷转移特征的电子快门制造像素单元。

发明内容

本发明的示范实施例提供一种制造具有全局快门栅结构的像素单元的方法，其中在光电传感器与第一电荷存储区之间提供第一选通电荷势垒，在第一电荷存储区与浮动扩散区之间提供选通第二电荷势垒。全局快门栅控制第一电荷势垒，而转移栅控制第二电荷势垒。