[发明专利]具有单片集成的RC缓冲器的功率器件

说明书

相关申请的交叉参考

本申请要求于2008年6月30日提交的第61/077,070号美国临 时申请的权益，其公开内容通过引证整体结合于此作为参考。

背景技术

RC缓冲器是切换电路的基础部件。其大体上用来控制切换期 间产生的EMI和过度的高峰电压压力。例如，RC缓冲器是许多同 步降压稳压器中的标准设计元件。在这种应用中，不受控的振铃可 超出标准FET击穿电压。

图1示出了包括高边FET(HS_FET)110和低边FET(LS_FET) 108的DrMOS(驱动MOS)的电路模型。示出了LS_FET的寄生 元件。HS FET_110具有相似的寄生效应。电感器代表与结合线和 封装插脚相关联的电感。在这种应用中，切换时间期间输出处的振 铃可以导致从电路发出的EMI噪声、高频率振铃、以及过度的电压 过冲。在这种具体的实例中，LS_FET 108被估计为25V VDSS。整 个LS_FET 108上的高峰VDSS振铃电压(在VSWH节点测量为 24.5V)几乎在FET的额定限制。

输出振铃特性由来自封装的电感加上板电感的和以及FET寄 生电容确定。该结合产生了具有非常小的衰减的LC谐振。在诸如 DrMOS的冲击波形因数电路中，在HS_FET导通处HF振铃接近 150MHz，且在HS_FET截止处接近300MHz是常见的。由于过度 的额定EMI该HF噪声可以导致电路失去标准。

为了控制输出振铃，典型地在PCB上增加外部RC缓冲器104。 缓冲器104包括作为离散组件而连接至PCB的RC组件。增加RC 缓冲器104来通过FET将振铃电流分流离开内路径106并提供衰 减。然而，在典型的FET电路中，由于内部和外部寄生阻抗的混合， 分流器仅有限地有效。在大多数情况中，振铃电压对器件高峰标准 电压仍相对截止。因此，外部缓冲器性能限制了将RC缓冲器紧紧 地连接至整个FET输出电容上的能力。这尤其涉及到电路中的快速 切换动作，诸如同步降压稳压器或发动机驱动器。典型的解决方案 是将HS FET的导通减慢，但是这将导致减少的电路效率的损失， 并且将不减少高边振铃。

因此，需要一种用于在切换功率晶体管时使输出振铃衰减的低 成本且有效的技术。

发明内容

根据本发明的一个实施例，半导体结构包括与RC缓冲器 (snubber)单片地集成在一个芯管(die)中的功率晶体管。功率晶 体管包括在硅区中延伸的体区，通过栅极电介质与体区绝缘的栅电 极，在体区域中延伸的源区，源区和体区为相反的导电类型，以及 与源区接触的源极内连线(interconnect)。RC缓冲器包括缓冲器电 极，通过缓冲器电介质与硅区绝缘，使得缓冲器电极和硅区形成具 有预定值的缓冲器电容器。缓冲器电极以使在缓冲器电容器和源极 内连线之间形成预定值的缓冲器电阻器的方式连接至源极内连线。 缓冲器电容器和缓冲器电阻器配置为在功率晶体管切换状态时基 本上使输出振铃衰减。

在一个实施例中，半导体还包括多个栅极沟槽和多个缓冲器沟 槽，其中每个栅极沟槽包括一个栅电极，每个缓冲器沟槽包括一个 缓冲器电极。

在另一个实施例中，缓冲器沟槽和栅极沟槽沿行彼此平行地延 伸，该结构还包括用于使源极内连线和缓冲器电极彼此接触的至少 两列接触点。

在另一个实施例中，每个栅极沟槽包括在栅电极下方的屏蔽电 极。

在另一个实施例中，缓冲器沟槽比栅极沟槽延伸得更深。

在另一个实施例中，缓冲器沟槽和栅极沟槽延伸至相同的深 度，沿每个栅极沟槽底部延伸的电介质层比沿每个缓冲器沟槽底部 延伸的电介质层厚。

在另一个实施例中，缓冲器沟槽和栅极沟槽沿平行的行延伸， 并且缓冲器沟槽的行散布在栅极沟槽的行之中。

在另一个实施例中，在芯管的与RC缓冲器完全分开的部分中 形成功率晶体管。

在另一个实施例中，在芯管的有源区中形成功率晶体管，并且 在电连接至栅电极的栅极衬垫(gate pad)下方延伸的区域中形成 RC缓冲器。

在另一个实施例中，栅电极和缓冲器电极在硅区的顶部表面之 上横向延伸并且与硅区的顶部表面绝缘。

在另一个实施例中，缓冲器电阻在0.5到2.0欧姆的范围中。