[发明专利]一种基于神经MOS管的多值计数器单元及多位多值计数器

说明书

技术领域

本发明涉及一种多值计数器，尤其是涉及一种基于神经MOS管的多值计数器单元 及多位多值计数器。

背景技术

目前，集成电路几乎以超越Moore规律的速度发展着，在一块芯片上所能集成的电 路规模越来越大，且速度也越来越快。由此导致集成电路的功耗越来越大，巨大的功耗 不仅使各种便携式设备遇到电源方面的困难，而且芯片的过热亦导致它们易于工作失效 与寿命缩短。另一方面由于半导体工艺技术的进步，门电路等占用的面积急剧下降，相 反在超大规模集成电路（VLSI）的基片中，有70%以上的硅片面积用于布线。由此限 制了电路的集成度、提高了集成电路的生产成本，而且由于线路间的电磁效应，必将导 致电路性能降低，甚至产生意想不到的错误。

多值逻辑电路能增加单线携带信息的能力，提高数字电路的信息密度，而且可以减 少VLSI引线数，降低电路间接线连接的复杂度和成本，提高电路的可靠性。但现有的 多值电路都是由二值元器件组成，由于二值元器件只是一个二值开关，因此随着基数的 增大其电路结构将变得越来越复杂，阻碍了多值逻辑电路发展的进程。在数字集成电路 中计数器应用十分广泛，多值计数器是构成多值数字系统最为重要的器件之一。常用的 如四值计数器，它的设计与二值计数器的设计不完全相同，需要解决以下两个问题：1) 要解决一位四值计数器的四值输出；2)要解决四值计数器低位向高位的进位。传统的四 值计数器大都采用四值D触发器和四值门电路来实现，而这些四值元器件结构复杂、设 计烦琐，从而导致计数器成本高、功耗大，不利于提高电路的集成度。

新近出现的神经MOS管不仅具有多输入栅加权信号控制及浮栅上的电容耦合效应 等特性，而且具有将数据保存在浮栅上等功能。神经MOS管是基于晶体管功能度的提 高，尤其是智能化的概念提出来的。它是一种带有多输入栅的新型晶体管元件，可以对 多输入栅电压进行加权求和，并且以这个加权和来控制晶体管导通和截止，不仅模仿了 生物神经元的多输入结构，而且模拟了生物神经元的功能，因此被称为“神经MOS管”， 亦称为“vMOS管”。神经nMOS管的基本结构及其在电路设计中的表示符号分别如图1(a) 和图1(b)所示。从图中可以发现，从结构上来讲除了浮栅和多输入控制栅外，神经MOS 晶体管和常规MOS晶体管是很相似的，然而正是浮栅和多输入控制栅改变了它的特性。 晶体管的导通与截止不是仅由单个输入信号来控制，而是由各个输入信号的加权和来共 同决定。

由于神经MOS晶体管工作原理上的优势，使得此器件与普通MOS管相比在电路 应用方面具有很大潜能。根据神经MOS管的特点，人们将一个神经nMOS管和一个神 经pMOS管组成了两个互补的基本单元电路，如图2(a)和图2(b)所示。

图2(a)为神经MOS反相器，它的结构和普通CMOS反相器十分相似，不同之处在 于神经MOS管的导通与截止由多个输入栅共同决定：当输入信号的加权和大于浮栅阈 值电压时，神经nMOS管导通，神经pMOS管截止，输出为低电平；当加权和小于浮 栅阈值电压时，神经pMOS管导通，神经nMOS管截止，输出为高电平。

图2(b)为神经MOS源极跟随器，图2(b)中的神经pMOS管一直处于截止状态，也就 是神经nMOS管的源极端始终接了一个阻值无穷的电阻，这个“电阻”远大于nMOS管导通 时的电阻值，因此输出电压V_OUT≈V_FGn-V_tn。如果使阈值电压V_tn足够小，则V_OUT≈V_FGn， 输出电压就近似于浮栅电压V_FGn。

发明内容

本发明所要解决的技术问题是提供成本低、功耗小，有利于提高电路的集成度的基 于神经MOS管的多值计数器单元及多位多值计数器。