[发明专利]多DSP核框架以及快速并行视频信号处理的方法

说明书

技术领域

本发明涉及一种视频信号处理的方法，特别涉及一种多DSP核(即DSP核处理单元)框架的快速并行视频信号处理的方法。

背景技术

目前领先的最高时钟达1GHz单核心DSP核已不能满足实时大数据量和大运算量的数字信号处理，特别是高清晰度电视视频信号编码和解码。多DSP核因其可编程及含有多个可并行运算的核心，正在被越来越多地利用。由于视频编码和解码方法传统是用一个快速处理器(DSP核或ASIC)来处理的，在使用多DSP核来处理视频编码和解码方法时，要对方法进行并行化，即将数据和方法分解成可以同时运算的子数据组和子程序，合理分配给不同的DSP核核，让所有的DSP核工作在满负荷状态，同时尽量减少DSP核数据总线上的数据交换。

如图1所示，多DSP核有多个处理单元，称为CPU(或DSP核)单元。每一处理单元有自己的高速内存(L1/L2)，一般在16KB-64KB，处理单元可以非常快速地从其中存取数据。同时，所有处理单元共享更大的一块内存(L3)，一般在好几MB。L3的存取速度，因为要通过数据总线，相对慢些，但数量大。L1/L2一般较贵，L3较便宜，L1/2/3的比例是一个性价比的问题。多DSP核一般含有一个中央控制器，如MIPS或ARM CPU，来处理用户界面和各种外围接口，如以太网口，SRIO，RS232，USB，和无线收发器，以适用于各种运用场合。

多DSP核的方法所采用的分解方法，目前主要是函数(或计算步骤)分解。函数分解法是一种时域分解法，将方法按照处理顺序分解成多个步骤，然后进行串并行(pipeline)处理，即第一个核处理第一帧图像的第一步骤，在它处理完以后，交给下一个核作第二步骤，自己再去做下一帧图像的第一步骤；而第二个核处理完第二步骤以后，交给下一个核作第三步骤，自己再去做下一帧图像的第二步骤；如此进行。用这种方式，所有DSP核核都在同时工作。这种分解法有2个问题

(1)需要保证每一步骤的工作量差不多，以免有一步骤窝工(等待前一步骤结束)

(2)相邻步骤(或DSP核核心)之间的数据交换(大约是一帧图像的相应的数据)较大，这就意味在数据总线的数据流量较大，增加处理的时间。

H.264及其它视频方法较难将其切割成在时间先后上计算量差不多的步骤。而最主要的是大量的数据在多个DSP核之间调进调出，成了目前DSP核视频处理的瓶颈。

发明内容

为克服上述缺陷，本发明的目的提供一种处理速度快相邻步骤之间数据交换较小的多DSP核框架以及快速并行视频信号处理的方法。

为达到上述目的，本发明多DSP核框架中快速并行视频信号处理的方法，其步骤为接收视频流影像；按照预定步骤对视频流影像作串并行处理；对其中至少一个步骤按预定程序做并行处理。

优选的，所述按预定程序做并行处理的步骤为：将视频流影像中的每一帧视频图像按空间分割成可以并行处理的多个子数据块；将各子数据块分配给不同的DSP核进行并行处理。

优选的，上述的各子数据块之间没有相关性。

优选的，所述按预定程序做并行处理的步骤为：将视频流影像中的每一帧视频图像按照各像素子块间的相关性分割成多个子块集；判断相邻的各子块集之间是否有相关性；如果没有相关性，则分配给不同的DSP核并行处理；如果有相关性，则分配给DSP核进行串并行处理。

优选的，将视频流影像中的每一帧视频图像按照各像素子块间的相关性、图像参数和DSP核参数分割成多个子块集中。

优选的，所述的并行处理是指每个DSP核对数据按照相同的预定程序进行多个步骤的处理。

优选的，所述的子块集至少包括一个像素子块。

采用上述方法，每一个DSP核将分给的数据调入自己的快速内存(L1/L2)进行处理，由于需要调进调出的数据只是一帧图像的一小部分，系统的数据交换大大减少，而且每一个核会对分给的数据作多个步骤的处理，进一步减少了数据交换。

附图说明

图1为多DSP核结构图。

图2为H.264解码的流程图。

图3表示数据分解法与函数分解法的对比图；其中，图3.1为函数分解法，图3.2为数据分解法。

图4为像素子块的相关性示意图。

图5为图像处理的像素数据分割。

图6为数据分割时间表，用以展示子块集的相关性和并行性。

图7为本发明发明多DSP核框架中快速并行视频信号处理的方法的流程图。

图8为图7所示流程图中并行处理部分的流程图。