[发明专利]基板接合方法和电子部件

说明书

技术领域

本发明涉及基板接合方法和电子部件。具体地说，本发明涉及将其 上制作有IC元件和MEMS元件的基板集成的基板接合方法。特别是涉 及用于通过将晶片基板直接纵向集成来进行晶片级封装(Wafer Level Packaging)的基板接合方法。

背景技术

在MEMS(Micro Electoro-Mechanical System)装置的制造工序中，一 般，对其上制作有2个以上MEMS元件的晶片进行切割而制成芯片，并 将分割开的一个一个的芯片(MEMS元件)安装在封装盒体中，用罩(cover) 盖住封装盒体的开口。

但是，在这样的制造方法中，由于用封装盒体和罩一个一个地封装 MEMS元件，因此不仅MEMS装置的制造工序变得繁杂，而且在制造过 程中，污物和尘埃会附着在MEMS元件上，从而成品率易降低。并且， 受封装盒体的制约，MEMS元件的小型化也受到限制。

因此，将MEMS元件等以原有晶片状态封装的晶片级接合技术或者 晶片级封装这样的技术受到瞩目。在该方法中，将其上制作有2个以上 元件的晶片(例如其上制作有2个以上CMOS等IC元件的晶片和其上制 作有2个以上MEMS元件的晶片)相互纵向集成(叠合)，使晶片相互接合 起来，各个成对的MEMS元件和IC元件被封入一个一个的晶片间的格 子(cell)内。此后，如果以各格子为单位通过切割等将接合起来的晶片切 开，则可以得到在原本是晶片的封装体内容纳有MEMS元件和IC元件 的MEMS装置。

利用这样的制造方法，在MEMS元件和IC元件被封入晶片间的状 态下被单个切割下来，因此MEMS元件等不易附着污物和尘埃，并且还 不会将具有可动部的MEMS元件以裸芯片状态进行操作，其结果MEMS 装置的成品率得到提高。此外，还能够实现MEMS装置的小型化，同时 由于能够增大每片晶片可得到的MEMS装置数，因此在降低成本方面也 有效果。

但是，为了将这样的晶片级接合技术实用化，存在如下必须解决的 课题。

当将在其上制作有CMOS等IC元件和MEMS元件等的晶片纵向集 成来进行晶片级接合(封装)时，需要在纵向集成后的晶片间同时实现绝缘 和导通。例如，在晶片间的接合面需要绝缘，在元件的电极之间需要导 通。因此，在晶片间的接合面上设置绝缘膜后，将2片晶片接合(专利文 献1)。此时，为了获得晶片间的接合强度和可靠性，对成为接合面的绝 缘膜要求充分的平滑性。并且，当需要确保晶片间的气密封性时，绝缘 膜也需要具有充分的平滑性。

作为用于接合面的一般的绝缘膜，有SiO₂膜(专利文献1)。作为形成 SiO₂膜的方法，包括利用热氧化的成膜方法(专利文献2)和利用以溅射为 代表的PVD(Physical Vapor Deposition：物理气相沉积)的成膜方法(专利 文献3)。

如果利用使Si晶片的表面发生热氧化来形成绝缘膜(SiO₂膜)的热氧 化法，则形成的SiO₂膜具有充分的表面平滑性和膜厚均匀性。但是，热 氧化法是在氧气气氛中将晶片加热到约1000℃来成膜的高温工艺，因此 会对设置在晶片上的布线图案造成热损害，布线图案有断线之虞。

并且，如果利用以溅射所代表的PVD法，则能够利用100℃左右的 低温工艺来形成SiO₂膜，不会对布线图案造成热损害。但是，在PVD法 中，由于形成的SiO₂膜的表面平滑性和膜厚均匀性不够，因此存在不能 充分得到与晶片的接合强度和可靠性这样的问题。

在LSI等的制造中，有时通过研磨(CMP：化学机械抛光)接合面来 得到平滑性，但是对MEMS元件来说，在晶片的正反面设置有结构物和 电极等，具有复杂的结构，因此研磨有可能造成MEMS元件破损，所以 不能通过研磨得到平滑性。因而，也就无法通过研磨使利用PVD法形成 的SiO₂膜平滑。

专利文献1：日本特开2007-184546号公报

专利文献2：日本特开2004-160607号公报

专利文献3：日本特表2007-509578号公报

发明内容