[发明专利]半导体封装件及其制造方法与封胶方法有效
申请号: | 200910159839.9 | 申请日: | 2009-07-07 |
公开(公告)号: | CN101814462A | 公开(公告)日: | 2010-08-25 |
发明(设计)人: | 高崇尧;欧仓宏 | 申请(专利权)人: | 日月光半导体制造股份有限公司 |
主分类号: | H01L23/31 | 分类号: | H01L23/31;H01L21/50;H01L21/56;H01L21/54 |
代理公司: | 上海专利商标事务所有限公司 31100 | 代理人: | 陆勍 |
地址: | 中国台湾高雄市*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 封装 及其 制造 方法 | ||
技术领域
本发明是有关于一种半导体封装件及其制造方法与封胶方法,且特别是有关于一种具有覆晶式芯片的半导体封装件及其制造方法与封胶方法。
背景技术
半导体封装件的种类繁多,例如是FCBGA(Flip Chip Ball Grid Array)或FCCSP(Flip Chip CSP)等,皆可使用封胶密封芯片而成为半导体封装件。
然而,封胶在填充于模穴的过程中,会因阻力过大导致流动速度变慢,因此造成封胶无法均匀地填充于模穴内。若此,完成封装的半导体封装件,其封胶往往产生许多松散且大尺寸的内部孔洞(void),使得封装品质不佳。
因此,如何降低半导体封装件的封胶的孔洞,实为本产业努力目标之一。
发明内容
本发明是有关于一种半导体封装件及其制造方法,其芯片与封胶间具有一第一距离,而芯片与封装基板间具有一第二距离,第一距离与第二距离的比值为一预设比值,藉以减少封胶的流动阻力,使其均匀地填充于模穴,以缩小内部孔洞的尺寸。
根据本发明的第一方面,提出一种半导体封装件。半导体封装件包括一封装基板、一覆晶式芯片、数个第一导电部及一封胶。封装基板具有一基板上表面。覆晶式芯片具有相对应的一主动表面与一芯片表面。第一导电部电性连接基板上表面与主动表面。封胶包覆覆晶式芯片且部分的封胶填充于基板上表面与主动表面之间,封胶并具有一封胶顶面。其中,芯片表面相距封胶顶面一第一距离,而基板上表面相距主动表面一第二距离,第一距离与第二距离的比值介于2至5之间。
根据本发明的第二方面,提出一种半导体封装件的制造方法。制造方法包括以下步骤。提供一待封胶组件,待封胶组件包括一封装基板、数个覆晶式芯片及数个 第一导电部,每个覆晶式芯片具有相对应的一主动表面与一芯片表面,第一导电部形成于封装基板的一基板上表面与主动表面之间,以电性连接封装基板与覆晶式芯片,其中基板上表面相距主动表面一第二距离。设置待封胶组件至一封胶模具的一模穴内,封胶模具更具有一与芯片表面相面对的模穴内顶面,模穴内顶面相距芯片表面一第一距离,其中第一距离与第二距离的比值介于2至5之间。以一封胶填充于模穴,以包覆覆晶式芯片而使封胶与待封胶组件形成一封装体,封胶的一部分填充于基板上表面与主动表面之间。
根据本发明的第三方面,提出一种半导体封装件的封胶方法。封胶方法包括以下步骤。提供一待封胶组件,待封胶组件包括一封装基板、数个覆晶式芯片及数个第一导电部,每个覆晶式芯片具有相对应的一主动表面与一芯片表面,第一导电部形成于封胶组件的一基板上表面与主动表面之间,以电性连接待封胶组件与覆晶式芯片,其中基板上表面相距主动表面一第二距离;设置待封胶组件至一封胶模具的一模穴内,其中封胶模具更具有一模穴注入口,模穴注入口位于模穴的一第一内壁面,封胶模具更具有一与芯片表面相面对的模穴内顶面,模穴内顶面相距芯片表面一第一距离,其中第一距离与第二距离的比值介于2至5之间;抽出模穴内的空气,使模穴达到一真空压力,其中真空压力小于负900百帕(hpa);以一封胶填充于模穴,以包覆覆晶式芯片而使封胶与待封胶组件形成一封装体,封胶的一部分填充于基板上表面与主动表面之间;控制封胶进入模穴的速度,使封胶充满模穴所需的时间被控制在15秒内;当封胶接近模穴的一第二内壁面时,放慢封胶的流动速度,其中第二内壁面与第一内壁面相面对;其中,封胶模具包括一第一流道、一第二流道及一第三流道且具有一位于模穴的内壁面的模穴注入口、一第一模具注入口及一第二模具注入口,其中第一流道的一端连接该第一模具注入口、第二流道的一端连接第二模具注入口且第三流道的一端连接模穴注入口,而第一流道的另一端、第二流道的另一端及第三流道的另一端连接于一交会处。藉此,使封胶的一部份从第一模具注入口进入而封胶的另一部份从第二模具注入口进入而交会于该交会处后,流向模穴注入口而进入该模穴内。
为让本发明的上述内容能更明显易懂,下文特举较佳实施例,并配合附图,作详细说明如下:
附图说明
图1绘示依照本发明第一实施例的半导体封装件的示意图。
图2绘示依照本发明第二实施例的半导体封装件的制造方法流程图。
图3A绘示图2中提到的待封胶组件的示意图。
图3B绘示图3A中待封胶组件设于模穴的示意图。
图3C绘示提供封胶于图3B的待封胶组件的示意图。
图3D绘示本实施例的封装体的示意图。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于日月光半导体制造股份有限公司,未经日月光半导体制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200910159839.9/2.html,转载请声明来源钻瓜专利网。
- 上一篇:互连结构
- 下一篇:信息处理设备、通信控制方法和程序