[发明专利]串行存储装置及信号处理系统无效
申请号: | 200910159894.8 | 申请日: | 2009-07-16 |
公开(公告)号: | CN101640064A | 公开(公告)日: | 2010-02-03 |
发明(设计)人: | 上南雅裕;西川和予;仓持昌宏;新田忠司;森俊树 | 申请(专利权)人: | 松下电器产业株式会社 |
主分类号: | G11C11/34 | 分类号: | G11C11/34;G11C8/00;G06F13/00 |
代理公司: | 中科专利商标代理有限责任公司 | 代理人: | 汪惠民 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 串行 存储 装置 信号 处理 系统 | ||
1.一种串行存储装置,其在与主控制器之间通过串行通信收发指令、地址及数据,该串行存储装置具备:
基地址保持电路,其保持成为有效地址计算的基准的基地址;和
地址运算电路,其基于所述基地址及由所述主控制器所输入的地址来计算有效地址。
2.根据权利要求1所述的串行存储装置,其特征在于,
所述地址运算电路具备加法器,其将所述基地址和由所述主控制器所输入的地址相加。
3.根据权利要求2所述的串行存储装置,其特征在于,
由所述主控制器所输入的地址以2的补码表示。
4.根据权利要求1所述的串行存储装置,其特征在于,
所述地址运算电路按照由所述主控制器所输入的指令,选择在所述基地址上加上由所述主控制器所输入的地址之后得到的地址以及由所述主控制器所输入的地址中任意一个来作为有效地址。
5.根据权利要求1~4中任意一项所述的串行存储装置,其特征在于,
所述基地址保持电路在由所述主控制器输入了规定的指令时,将保持内容更新为由所述地址运算电路所输出的地址。
6.一种串行存储装置,其在与主控制器之间通过串行通信收发指令、地址及数据,该串行存储装置具备:
数据端子,其输入指令及地址;和
时钟端子,其输入时钟信号,
在所述数据端子输入第一指令之后,在所述时钟信号的N个周期输入了第一地址的情况下,使用所述第一地址作为有效地址,并且将基地址更新为所述第一地址,在所述数据端子输入第二指令之后,在所述时钟信号的M个周期输入了第二地址的情况下,使用第三地址作为有效地址,并且将所述基地址更新为所述第三地址,所述第三地址是所述基地址与所述第二地址的运算结果,其中,N为自然数,M为比N小的自然数。
7.根据权利要求6所述的串行存储装置,其特征在于,
在所述数据端子输入第三指令之后,在所述时钟信号的N个周期输入了第四地址的情况下,不更新所述基地址,使用所述第四地址作为有效地址。
8.根据权利要求6所述的串行存储装置,其特征在于,
在所述基地址上加上所述第二地址来计算所述第三地址。
9.根据权利要求8所述的串行存储装置,其特征在于,
所述第二地址以2的补码表示。
10.根据权利要求6所述的串行存储装置,其特征在于,
在所述数据端子输入第三指令之后,在所述时钟信号的M个周期输入了第四地址的情况下,不更新所述基地址,使用第五地址作为有效地址,所述第五地址是所述基地址与所述第四地址的运算结果。
11.根据权利要求10所述的串行存储装置,其特征在于,
在所述基地址上加上所述第四地址来计算所述第五地址。
12.根据权利要求11所述的串行存储装置,其特征在于,
所述第四地址以2的补码表示。
13.一种信号处理系统,其具备:
权利要求1~4及6~12中任意一项所述的串行存储装置;和
主控制器,其在与所述串行存储装置之间通过串行通信收发指令、地址及数据。
14.一种信号处理系统,其具备:
权利要求5所述的串行存储装置;和
主控制器,其在与所述串行存储装置之间通过串行通信收发指令、地址及数据。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于松下电器产业株式会社,未经松下电器产业株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200910159894.8/1.html,转载请声明来源钻瓜专利网。