[发明专利]非易失性半导体器件和包括该器件的存储器系统

说明书

相关申请的交叉引用

本美国非临时专利申请在35U.S.C.§119下要求在2008年7月24日提交的韩国专利申请No.10-2008-72315的优先权，其全部内容通过引用结合于此。

技术领域

此处公开的本发明涉及半导体存储器件，并且更具体而言，涉及非易失性半导体存储器件。

背景技术

闪速存储器件是能够在没有电源的情况下依然保持其中存储的数据的非易失性存储器类别。随着诸如蜂窝电话、个人数字助理(PDA)、数字摄像机、便携式游戏控制台以及MP3的移动装置的迅速增加，闪速存储器件广泛地用于可执行代码存储，以及用于数据存储。闪速存储器件还可以用于诸如高分辨率电视、数字多功能碟片(DVD)、路由器以及全球定位系统(GPS)的家庭应用中。用于制造上述电子设备中使用的更小的但是更高电路密度半导体芯片的技术开发也增加了对更高密度存储器的需要。现有技术已提出了用于提高存储器的集成密度的多种方法。其中的一个方法是制造具有三维阵列结构的存储器件(在下文中被称为“3维存储器件”或“垂直”阵列存储器结构)。在标题为“THREE-DIMENSIONAL READ-ONLY MEMORY”的美国专利No.5,835,396(1998年12月7日发布)；标题为“VERTICALLYSTACKED FIELD PROGRAMMABLE NONVOLATILE MEMORYAND METHOD OF FABRICATION”的美国专利No.6,034,882(2000年3月7日发布)；以及标题为“WORD LINE ARRANGEMENTHAVING SEGMENTED WORD LINES”的美国专利No.7,002,825(2006年2月21日发布)；以及标题为“NONVOLATLE SEMICONDUCTORMEMORY DEVICE AND MANUFACTURING METHOD THEREOF”的美国专利申请No.2007-0252201中公开了关于传统的3维存储器件的技术细节，其内容通过引用结合于此。

发明内容

根据本发明的示例性实施例的非易失性半导体存储器件可以包括垂直阵列结构，该垂直阵列结构包括位线和在与位线相同的方向上布置的源线，每个源线对应于位线；以及存储器单元串，垂直形成在每个位线和源线对之间。存储器单元串的多个层可以在垂直方向上堆叠，并且垂直相邻串层中的存储器单元串可以共享位线或源线。

本发明的个方面提供了一种垂直阵列存储器结构，其包括：位线；源线，每个源线对应于一个位线，其布置在与位线相同的方向上；以及存储器单元串，其垂直形成在每个位线和源线对之间。

本发明的另一方面提供了一种非易失性半导体存储器件，其包括：垂直阵列，所述垂直阵列包括位线、源线以及存储器单元串，每个源线对应于位线并且布置在与位线相同的方向上，所述存储器单元串垂直形成在每个位线和源线对之间；以及读/写电路，其被构造为在编程操作过程中根据要存储的数据来驱动位线和源线。每个源线通过与相应的位线相同的编程电压或者禁止编程电压来驱动。

通过参考详细描述作为用于说明本发明的结构特征和操作特征的示例的非易失性存储器件的细节的说明书和附图的剩余部分，可以实现对此处本发明的特征的进一步理解。

然而，本发明可以以不同的形式来实施并且不应被解释为限于此处阐述的示例性实施例。而是，这些示例性实施例被提供为使得本公开是全面和完整的，并且将向本领域的技术人员全面传达本发明的范围。

附图说明

将参考附图来描述本发明的示例性实施例，其中除非另外指明，否则在不同附图中的相同的参考标记表示相同的部件。在附图中：

图1是根据本发明的不同示例性实施例的非易失性半导体存储器件的示意性框图；

图2是根据本发明的第一示例性实施例实现的图1中示出的存储器单元阵列100和读/写模块400的一部分的示意性框图；

图3是沿图2中示出的虚线剖面线101-102的横截面图；

图4是说明图3中示出的存储器单元阵列100的三维电路结构的示意图；

图5部分地说明了图3中示出的垂直阵列结构的立体特征；

图6是说明图2中示出的一个存储器单元串130的电路图；

图7A和7B是说明图2的非易失性半导体存储器件的编程操作的存储器单元串130的电路图；

图8是说明图2的非易失性半导体存储器件的验证读取操作的电路图；