[发明专利]具有垫的半导体存储器件

权利要求书

1.一种半导体存储器件，包括：

具有芯片垫区域的半导体电路衬底，其中所述芯片垫区域在所述半导 体电路衬底上以第一方向延伸；

第一和第二数据线，其形成在所述半导体电路衬底上并且被布置于以 所述芯片垫区域为基准的下列，所述第一和第二数据线都在所述半导体电 路衬底上延伸并且被布置成彼此相邻，其中所述第一和第二数据线电连接 至所述芯片垫区域并且被配置成接收一对差分数据信号；以及

电力线，其形成在所述半导体电路衬底上并且被布置于以所述芯片垫 区域为基准的上列，所述电力线在所述半导体电路衬底上延伸，其中所述 电力线电连接至所述芯片垫区域并且被配置成接收电力，

其中所述芯片垫区域包括：第一和第二数据垫，其分别电连接至所述 第一和第二数据线；以及电力垫，其电连接至所述电力线，

其中所述电力垫介于所述第一和第二数据垫之间，并且

其中在所述电力垫与所述第一数据垫之间实现电连接所经过的距离 与在所述电力垫与所述第二数据垫之间实现电连接所经过的距离相一致， 从而使有效端接电阻被控制为相同。

2.如权利要求1所述的半导体存储器件，其中所述电力垫是外部供 应电力垫，且所述芯片垫区域还包括地电力垫，所述地电力垫每个都被布 置在所述半导体电路衬底上且在相应的第一和第二数据垫的外侧。

3.如权利要求1所述的半导体存储器件，其中所述电力垫是地电力 垫，且所述芯片垫区域还包括外部供应电力垫，所述外部供应电力垫每个 都被布置于相应的第一和第二数据垫的外侧。

4.如权利要求1所述的半导体存储器件，还包括在所述半导体电路 衬底上且在以所述芯片垫区域为基准的下列上形成的额外的地供应信号 线，所述额外的地供应信号线每个都形成在所述半导体电路衬底上且在相 应的第一和第二数据线的外侧，从而将所述第一和第二数据线与其它信号 屏蔽开。

5.一种半导体存储器件，包括：

半导体电路衬底；以及

芯片垫区域，其包含在所述半导体电路衬底中，所述芯片垫区域包括 多个垫，其中所述垫包括：

第一差分信号数据垫，其电连接至包括第一上拉电路单元和第一 下拉电路单元的第一电路单元；

第二差分信号数据垫，其电连接至包括第二上拉电路单元和第二 下拉电路单元的第二电路单元；以及

电力垫，其介于所述第一和第二差分信号数据垫之间，并且电连 接至所述第一和第二电路单元中的每一个，

其中在所述电力垫与所述第一差分信号数据垫之间实现电连接所经 过的距离与在所述电力垫与所述第二差分信号数据垫之间实现电连接所 经过的距离相一致，从而使有效端接电阻被控制为相同。

6.如权利要求5所述的半导体存储器件，其中所述电力垫是外部供 应电力垫，且所述外部供应电力垫电连接至所述第一上拉电路单元和所述 第二上拉电路单元中的每一个。

7.如权利要求6所述的半导体存储器件，其中所述第一上拉电路单 元与所述电力垫之间的电阻等于所述第二上拉电路单元与所述电力垫之 间的电阻。

8.如权利要求5所述的半导体存储器件，其中所述电力垫是地电力 垫，且所述地电力垫电连接至所述第一下拉电路单元和所述第二下拉电路 单元中的每一个。

9.如权利要求8所述的半导体存储器件，其中所述第一下拉电路单 元与所述电力垫之间的电阻等于所述第二下拉电路单元与所述电力垫之 间的电阻。

10.如权利要求5所述的半导体存储器件，其中所述半导体电路衬底 包括电连接至所述芯片垫区域的所述第一和第二差分信号数据垫的第一 和第二差分信号数据线，其中所述第一和第二差分信号数据线被设置成在 所述半导体电路衬底上且在所述芯片垫区域的第一侧彼此相邻。

11.如权利要求10所述的半导体存储器件，其中电连接至所述电力 垫的电力线被设置在所述半导体电路衬底上且在所述芯片垫区域的与所 述第一侧相对的第二侧。