[发明专利]一种移位缓存器及栅极驱动电路

权利要求书

1.一种移位缓存器，其特征在于，所述移位缓存器包含多级电连接的移位单元，其中每一级移位单元包含：

一提升电路，用来根据一驱动节点的电压输出一第一电压准位至一第一输出节点；

一提升驱动电路，电连接于所述驱动节点，用来根据上一级移位单元的输出节点的电压驱动所述提升电路；

一下拉电路，电连接于所述第一输出节点，用来根据下一级移位单元的输出节点的电压输出一第二电压准位至所述第一输出节点；

一下拉驱动电路，电连接于所述驱动节点，用来根据所述第一输出节点的电压输出所述第二电压准位至所述驱动节点；以及

一断电控制电路，用来根据一第一电源信号以及一第二电源信号关闭所述提升电路以及所述下拉电路，并输出所述第一电压准位至所述第一输出节点；

所述提升电路包含：一第一晶体管，具有一第一端用来接收一第一时脉信号，一控制端用来接收所述驱动节点的电压，以及一第二端电连接于所述第一输出节点；

所述下拉电路包含：一第二晶体管，具有一第一端电连接于所述第一输出节点，一控制端用来接收下一级移位单元的输出节点的电压，以及一第二端用来接收所述第二电压准位；

所述断电控制电路包含：一控制隔离电路，用来隔离所述第一晶体管接收所述驱动节点的电压以及隔离所述第二晶体管的控制端接收下一级移位单元的输出节点的电压；以及一电压输出电路，用来输出所述第一电压准位至所述第一输出节点；所述控制隔离电路包含：

一第三晶体管，具有一第一端电连接于所述驱动节点，一控制端用来接收所述第一电源信号，以及一第二端电连接于所述第一晶体管的控制端；

一第四晶体管，具有一第一端用来接收所述第二电压准位，一控制端用来接收所述第二电源信号，以及一第二端电连接于所述第一晶体管的控制端；

一第五晶体管，具有一第一端电连接于所述第二晶体管的控制端，一控制端用来接收所述第一电源信号，以及一第二端电连接于下一级移位单元的输出节点；以及

一第六晶体管，具有一第一端电连接于所述第二晶体管的控制端，一控制端用来接收所述第二电源信号，以及一第二端用来接收所述第二电压准位。

2.如权利要求1所述的移位缓存器，其特征在于，所述电压输出电路包含：

一第七晶体管，具有一第一端用来接收所述第二电源信号，一控制端电连接于所述第七晶体管的第一端，以及一第二端电连接于所述第一输出节点。

3.如权利要求1所述的移位缓存器，其特征在于，所述提升驱动电路包含：

一第八晶体管，具有一第一端电连接于上一级移位单元的输出节点，一控制端电连接于所述第八晶体管的第一端，以及一第二端；以及

一第九晶体管，具有一第一端电连接于所述第八晶体管的第二端，一控制端电连接于所述第八晶体管的控制端，以及一第二端电连接于所述驱动节点。

4.如权利要求1所述的移位缓存器，其特征在于，所述下拉驱动电路包含：

一第十晶体管，具有一第一端，一控制端电连接于所述第十晶体管的第一端，以及一第二端；

一第十一晶体管，具有一第一端电连接于所述第十晶体管的第二端，一控制端电连接于上一级移位单元的输出节点，以及一第二端用来接收所述第二电压准位；

一第十二晶体管，具有一第一端电连接所述第一输出节点，一控制端电连接于所述第十晶体管的第二端，以及一第二端；

一第十三晶体管，具有一第一端电连接所述第十二晶体管的第二端，一控制端电连接于所述第十一晶体管的控制端，以及一第二端用来接收所述第二电压准位；

一第十四晶体管，具有一第一端电连接于所述驱动节点，一控制端电连接于所述第十二晶体管的第二端，以及一第二端；

一第十五晶体管，具有一第一端电连接于所述第十四晶体管的第二端，一控制端电连接于所述第十二晶体管的第二端，以及一第二端用来接收所述第二电压准位；

一第十六晶体管，具有一第一端，一控制端电连接于所述第十六晶体管的第一端，以及一第二端；以及

一第十七晶体管，具有一第一端电连接于所述第十六晶体管的第二端，一控制端电连接于所述第一输出节点，以及一第二端用来接收所述第二电压准位。

5.如权利要求4所述的移位缓存器，其特征在于，所述第十晶体管的第一端用来接收所述第一电压准位，所述第十六晶体管的第一端用来接收所述第一电压准位。